git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/include/xil_errata.h

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2013 - 2014 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xil_errata.h
  36 *
  37 * This header file contains Cortex A9 and PL310 Errata definitions.
  38 *
  39 *
  40 * <pre>
  41 * MODIFICATION HISTORY:
  42 *
  43 * Ver   Who  Date     Changes
  44 * ----- ---- -------- -----------------------------------------------
  45 * 1.00a srt  04/18/13 First release
  46 * </pre>
  47 *
  48 ******************************************************************************/
  49 #ifndef XIL_ERRATA_H
  50 #define XIL_ERRATA_H
  51
  52 #define ENABLE_ARM_ERRATA 1
  53
  54 #ifdef ENABLE_ARM_ERRATA
  55 /* Cortex A9 ARM Errata */
  56
  57 /*
  58  *  Errata No:   742230
  59  *  Description: DMB operation may be faulty
  60  */
  61 #define CONFIG_ARM_ERRATA_742230 1
  62
  63 /*
  64  *  Errata No:   743622
  65  *  Description: Faulty hazard checking in the Store Buffer may lead
  66  *               to data corruption.
  67  */
  68 #define CONFIG_ARM_ERRATA_743622 1
  69
  70 /*
  71  *  Errata No:   775420
  72  *  Description: A data cache maintenance operation which aborts,
  73  *               might lead to deadlock
  74  */
  75 #define CONFIG_ARM_ERRATA_775420 1
  76
  77 /*
  78  *  Errata No:   794073
  79  *  Description: Speculative instruction fetches with MMU disabled
  80  *               might not comply with architectural requirements
  81  */
  82 #define CONFIG_ARM_ERRATA_794073 1
  83
  84
  85 /* PL310 L2 Cache Errata */
  86
  87 /*
  88  *  Errata No:   588369
  89  *  Description: Clean & Invalidate maintenance operations do not
  90  *               invalidate clean lines
  91  */
  92 #define CONFIG_PL310_ERRATA_588369 1
  93
  94 /*
  95  *  Errata No:   727915
  96  *  Description: Background Clean and Invalidate by Way operation
  97  *               can cause data corruption
  98  */
  99 #define CONFIG_PL310_ERRATA_727915 1
 100
 101 /*
 102  *  Errata No:   753970
 103  *  Description: Cache sync operation may be faulty
 104  */
 105 #define CONFIG_PL310_ERRATA_753970 1
 106
 107 #endif  /* ENABLE_ARM_ERRATA */
 108
 109 #endif  /* XIL_ERRATA_H */