git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/devcfg_v3_4/src/xdevcfg_hw.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /****************************************************************************/
  33 /**
  34 *
  35 * @file xdevcfg_hw.c
  36 * @addtogroup devcfg_v3_3
  37 * @{
  38 *
  39 * This file contains the implementation of the interface reset functionality
  40 * <pre>
  41 * MODIFICATION HISTORY:
  42 *
  43 * Ver   Who Date     Changes
  44 * ----- --- -------- ---------------------------------------------
  45 * 2.04a kpc 10/07/13 First release
  46 * </pre>
  47 *
  48 ******************************************************************************/
  49
  50 /***************************** Include Files *********************************/
  51
  52 #include "xdevcfg_hw.h"
  53
  54 /************************** Constant Definitions *****************************/
  55
  56 /**************************** Type Definitions *******************************/
  57
  58 /***************** Macros (Inline Functions) Definitions *********************/
  59
  60 /************************** Function Prototypes ******************************/
  61
  62 /************************** Variable Definitions *****************************/
  63
  64 /*****************************************************************************/
  65 /**
  66 * This function perform the reset sequence to the given devcfg interface by
  67 * configuring the appropriate control bits in the devcfg specifc registers
  68 * the devcfg reset squence involves the following steps
  69 *       Disable all the interuupts
  70 *       Clear the status
  71 *       Update relevant config registers with reset values
  72 *       Disbale the looopback mode and pcap rate enable
  73 *
  74 * @param   BaseAddress of the interface
  75 *
  76 * @return N/A
  77 *
  78 * @note
  79 * This function will not modify the slcr registers that are relavant for
  80 * devcfg controller
  81 ******************************************************************************/
  82 void XDcfg_ResetHw(u32 BaseAddr)
  83 {
  84         u32 Regval = 0;
  85
  86         /* Mask the interrupts  */
  87         XDcfg_WriteReg(BaseAddr, XDCFG_INT_MASK_OFFSET,
  88                         XDCFG_IXR_ALL_MASK);
  89         /* Clear the interuupt status */
  90         Regval = XDcfg_ReadReg(BaseAddr, XDCFG_INT_STS_OFFSET);
  91         XDcfg_WriteReg(BaseAddr, XDCFG_INT_STS_OFFSET, Regval);
  92         /* Clear the source address register */
  93         XDcfg_WriteReg(BaseAddr, XDCFG_DMA_SRC_ADDR_OFFSET, 0x0);
  94         /* Clear the destination address register */
  95         XDcfg_WriteReg(BaseAddr, XDCFG_DMA_DEST_ADDR_OFFSET, 0x0);
  96         /* Clear the source length register */
  97         XDcfg_WriteReg(BaseAddr, XDCFG_DMA_SRC_LEN_OFFSET, 0x0);
  98         /* Clear the destination length register */
  99         XDcfg_WriteReg(BaseAddr, XDCFG_DMA_DEST_LEN_OFFSET, 0x0);
 100         /* Clear the loopback enable bit */
 101         Regval = XDcfg_ReadReg(BaseAddr, XDCFG_MCTRL_OFFSET);
 102         Regval = Regval & ~XDCFG_MCTRL_PCAP_LPBK_MASK;
 103         XDcfg_WriteReg(BaseAddr, XDCFG_MCTRL_OFFSET, Regval);
 104         /*Reset the configuration register to reset value */
 105         XDcfg_WriteReg(BaseAddr, XDCFG_CFG_OFFSET,
 106                                 XDCFG_CONFIG_RESET_VALUE);
 107         /*Disable the PCAP rate enable bit */
 108         Regval = XDcfg_ReadReg(BaseAddr, XDCFG_CTRL_OFFSET);
 109         Regval = Regval & ~XDCFG_CTRL_PCAP_RATE_EN_MASK;
 110         XDcfg_WriteReg(BaseAddr, XDCFG_CTRL_OFFSET, Regval);
 111
 112 }
 113 /** @} */