git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/dmaps_v2_1/src/xdmaps_hw.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2009 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /****************************************************************************/
  33 /**
  34 *
  35 * @file xdmaps_hw.c
  36 * @addtogroup dmaps_v2_1
  37 * @{
  38 *
  39 * This file contains the implementation of the interface reset functionality
  40 *       for XDmaPs driver.
  41 *
  42 * <pre>
  43 * MODIFICATION HISTORY:
  44 *
  45 * Ver   Who     Date     Changes
  46 * ----- ------ -------- ----------------------------------------------
  47 * 1.06a kpc 10/07/13 First release
  48 * </pre>
  49 *
  50 *****************************************************************************/
  51
  52 /***************************** Include Files ********************************/
  53 #include "xdmaps_hw.h"
  54
  55 /************************** Constant Definitions ****************************/
  56
  57 /**************************** Type Definitions ******************************/
  58
  59 /***************** Macros (Inline Functions) Definitions ********************/
  60 #ifndef XDMAPS_MAX_WAIT
  61 #define XDMAPS_MAX_WAIT 4000
  62 #endif
  63 /************************** Function Prototypes *****************************/
  64
  65 /************************** Variable Definitions ****************************/
  66
  67 /*****************************************************************************/
  68 /**
  69 * This function perform the reset sequence to the given dmaps interface by
  70 * configuring the appropriate control bits in the dmaps specifc registers
  71 * the dmaps reset squence involves the following steps
  72 *       Disable all the interuupts
  73 *       Clear the pending interrupts
  74 *       Kill all the active channel threads
  75 *       Kill the manager thread
  76 *
  77 * @param   BaseAddress of the interface
  78 *
  79 * @return N/A
  80 *
  81 * @note
  82 * This function will not modify the slcr registers that are relavant for
  83 * dmaps controller
  84 ******************************************************************************/
  85 void XDmaPs_ResetHw(u32 BaseAddress)
  86 {
  87         u32 DbgInst;
  88         u32 WaitCount = 0;
  89         u32 ChanIndex;
  90
  91         /* Disable all the interrupts */
  92         XDmaPs_WriteReg(BaseAddress, XDMAPS_INTEN_OFFSET, 0x00);
  93         /* Clear the interrupts */
  94         XDmaPs_WriteReg(BaseAddress, XDMAPS_INTCLR_OFFSET, XDMAPS_INTCLR_ALL_MASK);
  95         /* Kill the dma channel threads */
  96         for (ChanIndex=0; ChanIndex < XDMAPS_CHANNELS_PER_DEV; ChanIndex++) {
  97                 while ((XDmaPs_ReadReg(BaseAddress, XDMAPS_DBGSTATUS_OFFSET)
  98                                 & XDMAPS_DBGSTATUS_BUSY)
  99                                 && (WaitCount < XDMAPS_MAX_WAIT))
 100                                 WaitCount++;
 101
 102                 DbgInst = XDmaPs_DBGINST0(0, 0x01, ChanIndex, 1);
 103                 XDmaPs_WriteReg(BaseAddress, XDMAPS_DBGINST0_OFFSET, DbgInst);
 104                 XDmaPs_WriteReg(BaseAddress, XDMAPS_DBGINST1_OFFSET, 0x0);
 105                 XDmaPs_WriteReg(BaseAddress, XDMAPS_DBGCMD_OFFSET, 0x0);
 106         }
 107         /* Kill the manager thread      */
 108         DbgInst = XDmaPs_DBGINST0(0, 0x01, 0, 0);
 109         XDmaPs_WriteReg(BaseAddress, XDMAPS_DBGINST0_OFFSET, DbgInst);
 110         XDmaPs_WriteReg(BaseAddress, XDMAPS_DBGINST1_OFFSET, 0x0);
 111         XDmaPs_WriteReg(BaseAddress, XDMAPS_DBGCMD_OFFSET, 0x0);
 112 }
 113
 114
 115
 116 /** @} */