git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/iicps_v3_1/src/xiicps_selftest.c

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xiicps_selftest.c
  36 * @addtogroup iicps_v3_0
  37 * @{
  38 *
  39 * This component contains the implementation of selftest functions for the
  40 * XIicPs driver component.
  41 *
  42 * <pre>
  43 * MODIFICATION HISTORY:
  44 *
  45 * Ver   Who    Date     Changes
  46 * ----- ------ -------- ---------------------------------------------
  47 * 1.00a drg/jz 01/30/10 First release
  48 * 1.00a sdm    09/22/11 Removed unused code
  49 * 3.0   sk         11/03/14 Removed TimeOut Register value check
  50 *                          01/31/15     Modified the code according to MISRAC 2012 Compliant.
  51 * </pre>
  52 *
  53 ******************************************************************************/
  54
  55 /***************************** Include Files *********************************/
  56
  57 #include "xiicps.h"
  58
  59 /************************** Constant Definitions *****************************/
  60
  61 #define REG_TEST_VALUE    0x00000005U
  62
  63 /**************************** Type Definitions *******************************/
  64
  65
  66 /***************** Macros (Inline Functions) Definitions *********************/
  67
  68
  69 /************************** Function Prototypes ******************************/
  70
  71
  72 /************************** Variable Definitions *****************************/
  73
  74
  75 /*****************************************************************************/
  76 /**
  77 *
  78 * Runs a self-test on the driver/device. The self-test is destructive in that
  79 * a reset of the device is performed in order to check the reset values of
  80 * the registers and to get the device into a known state.
  81 *
  82 * Upon successful return from the self-test, the device is reset.
  83 *
  84 * @param        InstancePtr is a pointer to the XIicPs instance.
  85 *
  86 * @return
  87 *               - XST_SUCCESS if successful.
  88 *               - XST_REGISTER_ERROR indicates a register did not read or write
  89 *               correctly
  90 *
  91 * @note         None.
  92 *
  93 ******************************************************************************/
  94 s32 XIicPs_SelfTest(XIicPs *InstancePtr)
  95 {
  96
  97         Xil_AssertNonvoid(InstancePtr != NULL);
  98         Xil_AssertNonvoid(InstancePtr->IsReady == (u32)XIL_COMPONENT_IS_READY);
  99
 100         /*
 101          * All the IIC registers should be in their default state right now.
 102          */
 103         if ((XIICPS_CR_RESET_VALUE !=
 104                  XIicPs_ReadReg(InstancePtr->Config.BaseAddress,
 105                                   XIICPS_CR_OFFSET)) ||
 106                 (XIICPS_IXR_ALL_INTR_MASK !=
 107                  XIicPs_ReadReg(InstancePtr->Config.BaseAddress,
 108                                   XIICPS_IMR_OFFSET))) {
 109                 return (s32)XST_FAILURE;
 110         }
 111
 112         XIicPs_Reset(InstancePtr);
 113
 114         /*
 115          * Write, Read then write a register
 116          */
 117         XIicPs_WriteReg(InstancePtr->Config.BaseAddress,
 118                           XIICPS_SLV_PAUSE_OFFSET, REG_TEST_VALUE);
 119
 120         if (REG_TEST_VALUE != XIicPs_ReadReg(InstancePtr->Config.BaseAddress,
 121                                                    XIICPS_SLV_PAUSE_OFFSET)) {
 122                 return (s32)XST_FAILURE;
 123         }
 124
 125         XIicPs_WriteReg(InstancePtr->Config.BaseAddress,
 126                           XIICPS_SLV_PAUSE_OFFSET, 0U);
 127
 128         XIicPs_Reset(InstancePtr);
 129
 130         return (s32)XST_SUCCESS;
 131 }
 132 /** @} */