git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/standalone_v4_1/src/cpu_init.S

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2009 - 2014 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 * @file cpu_init.s
  35 *
  36 * This file contains CPU specific initialization. Invoked from main CRT
  37 *
  38 * <pre>
  39 * MODIFICATION HISTORY:
  40 *
  41 * Ver   Who     Date     Changes
  42 * ----- ------- -------- ---------------------------------------------------
  43 * 1.00a ecm/sdm 10/20/09 Initial version
  44 * 3.04a sdm     01/02/12 Updated to clear cp15 regs with unknown reset values
  45 * </pre>
  46 *
  47 * @note
  48 *
  49 * None.
  50 *
  51 ******************************************************************************/
  52
  53         .text
  54         .global __cpu_init
  55         .align 2
  56 __cpu_init:
  57
  58 /* Clear cp15 regs with unknown reset values */
  59         mov     r0, #0x0
  60         mcr     p15, 0, r0, c5, c0, 0   /* DFSR */
  61         mcr     p15, 0, r0, c5, c0, 1   /* IFSR */
  62         mcr     p15, 0, r0, c6, c0, 0   /* DFAR */
  63         mcr     p15, 0, r0, c6, c0, 2   /* IFAR */
  64         mcr     p15, 0, r0, c9, c13, 2  /* PMXEVCNTR */
  65         mcr     p15, 0, r0, c13, c0, 2  /* TPIDRURW */
  66         mcr     p15, 0, r0, c13, c0, 3  /* TPIDRURO */
  67         mcr     p15, 5, r0, c15, c5, 2  /* Write Lockdown TLB VA */
  68
  69 /* Reset and start Cycle Counter */
  70         mov     r2, #0x80000000         /* clear overflow */
  71         mcr     p15, 0, r2, c9, c12, 3
  72         mov     r2, #0xd                /* D, C, E */
  73         mcr     p15, 0, r2, c9, c12, 0
  74         mov     r2, #0x80000000         /* enable cycle counter */
  75         mcr     p15, 0, r2, c9, c12, 1
  76
  77         bx      lr
  78
  79 .end