git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/standalone_v4_1/src/xil_cache_vxworks.h

   1 /******************************************************************************
   2 *
   3 * (c) Copyright 2009 Xilinx, Inc. All rights reserved.
   4 *
   5 * This file contains confidential and proprietary information of Xilinx, Inc.
   6 * and is protected under U.S. and international copyright and other
   7 * intellectual property laws.
   8 *
   9 * DISCLAIMER
  10 * This disclaimer is not a license and does not grant any rights to the
  11 * materials distributed herewith. Except as otherwise provided in a valid
  12 * license issued to you by Xilinx, and to the maximum extent permitted by
  13 * applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL
  14 * FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS,
  15 * IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
  16 * MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
  17 * and (2) Xilinx shall not be liable (whether in contract or tort, including
  18 * negligence, or under any other theory of liability) for any loss or damage
  19 * of any kind or nature related to, arising under or in connection with these
  20 * materials, including for any direct, or any indirect, special, incidental,
  21 * or consequential loss or damage (including loss of data, profits, goodwill,
  22 * or any type of loss or damage suffered as a result of any action brought by
  23 * a third party) even if such damage or loss was reasonably foreseeable or
  24 * Xilinx had been advised of the possibility of the same.
  25 *
  26 * CRITICAL APPLICATIONS
  27 * Xilinx products are not designed or intended to be fail-safe, or for use in
  28 * any application requiring fail-safe performance, such as life-support or
  29 * safety devices or systems, Class III medical devices, nuclear facilities,
  30 * applications related to the deployment of airbags, or any other applications
  31 * that could lead to death, personal injury, or severe property or
  32 * environmental damage (individually and collectively, "Critical
  33 * Applications"). Customer assumes the sole risk and liability of any use of
  34 * Xilinx products in Critical Applications, subject only to applicable laws
  35 * and regulations governing limitations on product liability.
  36 *
  37 * THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS PART OF THIS FILE
  38 * AT ALL TIMES.
  39 *
  40 ******************************************************************************/
  41 /*****************************************************************************/
  42 /**
  43 *
  44 * @file xil_cache_vxworks.h
  45 *
  46 * Contains the cache related functions for VxWorks that is wrapped by
  47 * xil_cache.
  48 *
  49 * <pre>
  50 * MODIFICATION HISTORY:
  51 *
  52 * Ver   Who  Date        Changes
  53 * ----- ---- -------- -------------------------------------------------------
  54 * 1.00a hbm  12/11/09 Initial release
  55 *
  56 * </pre>
  57 *
  58 * @note
  59 *
  60 ******************************************************************************/
  61
  62 #ifndef XIL_CACHE_VXWORKS_H
  63 #define XIL_CACHE_VXWORKS_H
  64
  65 #ifdef __cplusplus
  66 extern "C" {
  67 #endif
  68
  69 #include "vxWorks.h"
  70 #include "vxLib.h"
  71 #include "sysLibExtra.h"
  72 #include "cacheLib.h"
  73
  74 #if (CPU_FAMILY==PPC)
  75
  76 #define Xil_DCacheEnable()              cacheEnable(DATA_CACHE)
  77
  78 #define Xil_DCacheDisable()             cacheDisable(DATA_CACHE)
  79
  80 #define Xil_DCacheInvalidateRange(Addr, Len) \
  81                 cacheInvalidate(DATA_CACHE, (void *)(Addr), (Len))
  82
  83 #define Xil_DCacheFlushRange(Addr, Len) \
  84                 cacheFlush(DATA_CACHE, (void *)(Addr), (Len))
  85
  86 #define Xil_ICacheEnable()              cacheEnable(INSTRUCTION_CACHE)
  87
  88 #define Xil_ICacheDisable()             cacheDisable(INSTRUCTION_CACHE)
  89
  90 #define Xil_ICacheInvalidateRange(Addr, Len) \
  91                 cacheInvalidate(INSTRUCTION_CACHE, (void *)(Addr), (Len))
  92
  93
  94 #else
  95 #error "Unknown processor / architecture. Must be PPC for VxWorks."
  96 #endif
  97
  98 #ifdef __cplusplus
  99 }
 100 #endif
 101
 102 #endif
 103