git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/standalone_v5_4/src/xil_cache_l.h

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2010 - 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xil_cache_l.h
  36 *
  37 * Contains L1 and L2 specific functions for the ARM cache functionality
  38 * used by xcache.c. This functionality is being made available here for
  39 * more sophisticated users.
  40 *
  41 * <pre>
  42 * MODIFICATION HISTORY:
  43 *
  44 * Ver   Who  Date     Changes
  45 * ----- ---- -------- -----------------------------------------------
  46 * 1.00a ecm  01/24/10 First release
  47 * </pre>
  48 *
  49 ******************************************************************************/
  50 #ifndef XIL_CACHE_MACH_H
  51 #define XIL_CACHE_MACH_H
  52
  53 #include "xil_types.h"
  54 #ifdef __cplusplus
  55 extern "C" {
  56 #endif
  57
  58 /************************** Function Prototypes ******************************/
  59
  60 void Xil_DCacheInvalidateLine(u32 adr);
  61 void Xil_DCacheFlushLine(u32 adr);
  62 void Xil_DCacheStoreLine(u32 adr);
  63 void Xil_ICacheInvalidateLine(u32 adr);
  64
  65 void Xil_L1DCacheEnable(void);
  66 void Xil_L1DCacheDisable(void);
  67 void Xil_L1DCacheInvalidate(void);
  68 void Xil_L1DCacheInvalidateLine(u32 adr);
  69 void Xil_L1DCacheInvalidateRange(u32 adr, u32 len);
  70 void Xil_L1DCacheFlush(void);
  71 void Xil_L1DCacheFlushLine(u32 adr);
  72 void Xil_L1DCacheFlushRange(u32 adr, u32 len);
  73 void Xil_L1DCacheStoreLine(u32 adr);
  74
  75 void Xil_L1ICacheEnable(void);
  76 void Xil_L1ICacheDisable(void);
  77 void Xil_L1ICacheInvalidate(void);
  78 void Xil_L1ICacheInvalidateLine(u32 adr);
  79 void Xil_L1ICacheInvalidateRange(u32 adr, u32 len);
  80
  81 void Xil_L2CacheEnable(void);
  82 void Xil_L2CacheDisable(void);
  83 void Xil_L2CacheInvalidate(void);
  84 void Xil_L2CacheInvalidateLine(u32 adr);
  85 void Xil_L2CacheInvalidateRange(u32 adr, u32 len);
  86 void Xil_L2CacheFlush(void);
  87 void Xil_L2CacheFlushLine(u32 adr);
  88 void Xil_L2CacheFlushRange(u32 adr, u32 len);
  89 void Xil_L2CacheStoreLine(u32 adr);
  90
  91 #ifdef __cplusplus
  92 }
  93 #endif
  94
  95 #endif