git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_A9_Zynq_ZC702/RTOSDemo_bsp/ps7_cortexa9_0/libsrc/uartps_v2_1/src/xuartps_hw.c

   1 /*****************************************************************************
   2 *
   3 * (c) Copyright 2010-13 Xilinx, Inc. All rights reserved.
   4 *
   5 * This file contains confidential and proprietary information of Xilinx, Inc.
   6 * and is protected under U.S. and international copyright and other
   7 * intellectual property laws.
   8 *
   9 * DISCLAIMER
  10 * This disclaimer is not a license and does not grant any rights to the
  11 * materials distributed herewith. Except as otherwise provided in a valid
  12 * license issued to you by Xilinx, and to the maximum extent permitted by
  13 * applicable law: (1) THESE MATERIALS ARE MADE AVAILABLE "AS IS" AND WITH ALL
  14 * FAULTS, AND XILINX HEREBY DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS,
  15 * IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF
  16 * MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;
  17 * and (2) Xilinx shall not be liable (whether in contract or tort, including
  18 * negligence, or under any other theory of liability) for any loss or damage
  19 * of any kind or nature related to, arising under or in connection with these
  20 * materials, including for any direct, or any indirect, special, incidental,
  21 * or consequential loss or damage (including loss of data, profits, goodwill,
  22 * or any type of loss or damage suffered as a result of any action brought by
  23 * a third party) even if such damage or loss was reasonably foreseeable or
  24 * Xilinx had been advised of the possibility of the same.
  25 *
  26 * CRITICAL APPLICATIONS
  27 * Xilinx products are not designed or intended to be fail-safe, or for use in
  28 * any application requiring fail-safe performance, such as life-support or
  29 * safety devices or systems, Class III medical devices, nuclear facilities,
  30 * applications related to the deployment of airbags, or any other applications
  31 * that could lead to death, personal injury, or severe property or
  32 * environmental damage (individually and collectively, "Critical
  33 * Applications"). Customer assumes the sole risk and liability of any use of
  34 * Xilinx products in Critical Applications, subject only to applicable laws
  35 * and regulations governing limitations on product liability.
  36 *
  37 * THIS COPYRIGHT NOTICE AND DISCLAIMER MUST BE RETAINED AS PART OF THIS FILE
  38 * AT ALL TIMES.
  39 *
  40 *****************************************************************************/
  41 /****************************************************************************/
  42 /**
  43 *
  44 * @file xuartps_hw.c
  45 *
  46 *
  47 * <pre>
  48 * MODIFICATION HISTORY:
  49 *
  50 * Ver   Who    Date     Changes
  51 * ----- ------ -------- ----------------------------------------------
  52 * 1.00  drg/jz 01/12/10 First Release
  53 * 1.05a hk     08/22/13 Added reset function
  54 * </pre>
  55 *
  56 *****************************************************************************/
  57
  58 /***************************** Include Files ********************************/
  59 #include "xuartps_hw.h"
  60
  61 /************************** Constant Definitions ****************************/
  62
  63
  64 /***************** Macros (Inline Functions) Definitions ********************/
  65
  66
  67 /************************** Function Prototypes ******************************/
  68
  69
  70 /************************** Variable Definitions *****************************/
  71
  72 /****************************************************************************/
  73 /**
  74 *
  75 * This function sends one byte using the device. This function operates in
  76 * polled mode and blocks until the data has been put into the TX FIFO register.
  77 *
  78 * @param        BaseAddress contains the base address of the device.
  79 * @param        Data contains the byte to be sent.
  80 *
  81 * @return       None.
  82 *
  83 * @note         None.
  84 *
  85 *****************************************************************************/
  86 void XUartPs_SendByte(u32 BaseAddress, u8 Data)
  87 {
  88                 /*
  89                  * Wait until there is space in TX FIFO
  90                  */
  91                 while (XUartPs_IsTransmitFull(BaseAddress));
  92
  93                 /*
  94                  * Write the byte into the TX FIFO
  95                  */
  96                 XUartPs_WriteReg(BaseAddress, XUARTPS_FIFO_OFFSET, Data);
  97 }
  98
  99 /****************************************************************************/
 100 /**
 101 *
 102 * This function receives a byte from the device. It operates in polled mode
 103 * and blocks until a byte has received.
 104 *
 105 * @param        BaseAddress contains the base address of the device.
 106 *
 107 * @return       The data byte received.
 108 *
 109 * @note         None.
 110 *
 111 *****************************************************************************/
 112 u8 XUartPs_RecvByte(u32 BaseAddress)
 113 {
 114                 /*
 115                  * Wait until there is data
 116                  */
 117                 while (!XUartPs_IsReceiveData(BaseAddress));
 118
 119                 /*
 120                  * Return the byte received
 121                  */
 122                 return (XUartPs_ReadReg(BaseAddress, XUARTPS_FIFO_OFFSET));
 123 }
 124
 125 /****************************************************************************/
 126 /**
 127 *
 128 * This function resets UART
 129 *
 130 * @param        BaseAddress contains the base address of the device.
 131 *
 132 * @return       None
 133 *
 134 * @note         None.
 135 *
 136 *****************************************************************************/
 137 void XUartPs_ResetHw(u32 BaseAddress)
 138 {
 139
 140         /*
 141          * Disable interrupts
 142          */
 143         XUartPs_WriteReg(BaseAddress, XUARTPS_IDR_OFFSET, XUARTPS_IXR_MASK);
 144
 145         /*
 146          * Disable receive and transmit
 147          */
 148         XUartPs_WriteReg(BaseAddress, XUARTPS_CR_OFFSET,
 149                                 XUARTPS_CR_RX_DIS | XUARTPS_CR_TX_DIS);
 150
 151         /*
 152          * Software reset of receive and transmit
 153          * This clears the FIFO.
 154          */
 155         XUartPs_WriteReg(BaseAddress, XUARTPS_CR_OFFSET,
 156                                 XUARTPS_CR_TXRST | XUARTPS_CR_RXRST);
 157
 158         /*
 159          * Clear status flags - SW reset wont clear sticky flags.
 160          */
 161         XUartPs_WriteReg(BaseAddress, XUARTPS_ISR_OFFSET, XUARTPS_IXR_MASK);
 162
 163         /*
 164          * Mode register reset value : All zeroes
 165          * Normal mode, even parity, 1 stop bit
 166          */
 167         XUartPs_WriteReg(BaseAddress, XUARTPS_MR_OFFSET,
 168                                 XUARTPS_MR_CHMODE_NORM);
 169
 170         /*
 171          * Rx and TX trigger register reset values
 172          */
 173         XUartPs_WriteReg(BaseAddress, XUARTPS_RXWM_OFFSET,
 174                                 XUARTPS_RXWM_RESET_VAL);
 175         XUartPs_WriteReg(BaseAddress, XUARTPS_TXWM_OFFSET,
 176                                 XUARTPS_TXWM_RESET_VAL);
 177
 178         /*
 179          * Rx timeout disabled by default
 180          */
 181         XUartPs_WriteReg(BaseAddress, XUARTPS_RXTOUT_OFFSET,
 182                                 XUARTPS_RXTOUT_DISABLE);
 183
 184         /*
 185          * Baud rate generator and dividor reset values
 186          */
 187         XUartPs_WriteReg(BaseAddress, XUARTPS_BAUDGEN_OFFSET,
 188                                 XUARTPS_BAUDGEN_RESET_VAL);
 189         XUartPs_WriteReg(BaseAddress, XUARTPS_BAUDDIV_OFFSET,
 190                                 XUARTPS_BAUDDIV_RESET_VAL);
 191
 192         /*
 193          * Control register reset value -
 194          * RX and TX are disable by default
 195          */
 196         XUartPs_WriteReg(BaseAddress, XUARTPS_CR_OFFSET,
 197                                 XUARTPS_CR_RX_DIS | XUARTPS_CR_TX_DIS |
 198                                 XUARTPS_CR_STOPBRK);
 199
 200 }
 201