git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_LPC1768_GCC_Rowley/webserver/emac.c

   1 /*\r
   2     FreeRTOS V8.1.2 - Copyright (C) 2014 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /* Originally adapted from file written by Andreas Dannenberg.  Supplied with permission. */\r
  67 \r
  68 /* Kernel includes. */\r
  69 #include "FreeRTOS.h"\r
  70 #include "task.h"\r
  71 #include "semphr.h"\r
  72 \r
  73 /* Hardware specific includes. */\r
  74 #include "EthDev_LPC17xx.h"\r
  75 \r
  76 /* Time to wait between each inspection of the link status. */\r
  77 #define emacWAIT_FOR_LINK_TO_ESTABLISH ( 500 / portTICK_PERIOD_MS )\r
  78 \r
  79 /* Short delay used in several places during the initialisation process. */\r
  80 #define emacSHORT_DELAY                            ( 2 )\r
  81 \r
  82 /* Hardware specific bit definitions. */\r
  83 #define emacLINK_ESTABLISHED            ( 0x0001 )\r
  84 #define emacFULL_DUPLEX_ENABLED         ( 0x0004 )\r
  85 #define emac10BASE_T_MODE                       ( 0x0002 )\r
  86 #define emacPINSEL2_VALUE                       ( 0x50150105 )\r
  87 \r
  88 /* If no buffers are available, then wait this long before looking again.... */\r
  89 #define emacBUFFER_WAIT_DELAY   ( 3 / portTICK_PERIOD_MS )\r
  90 \r
  91 /* ...and don't look more than this many times. */\r
  92 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  93 \r
  94 /* Index to the Tx descriptor that is always used first for every Tx.  The second\r
  95 descriptor is then used to re-send in order to speed up the uIP Tx process. */\r
  96 #define emacTX_DESC_INDEX                       ( 0 )\r
  97 \r
  98 /*-----------------------------------------------------------*/\r
  99 \r
 100 /*\r
 101  * Configure both the Rx and Tx descriptors during the init process.\r
 102  */\r
 103 static void prvInitDescriptors( void );\r
 104 \r
 105 /*\r
 106  * Setup the IO and peripherals required for Ethernet communication.\r
 107  */\r
 108 static void prvSetupEMACHardware( void );\r
 109 \r
 110 /*\r
 111  * Control the auto negotiate process.\r
 112  */\r
 113 static void prvConfigurePHY( void );\r
 114 \r
 115 /*\r
 116  * Wait for a link to be established, then setup the PHY according to the link\r
 117  * parameters.\r
 118  */\r
 119 static long prvSetupLinkStatus( void );\r
 120 \r
 121 /*\r
 122  * Search the pool of buffers to find one that is free.  If a buffer is found\r
 123  * mark it as in use before returning its address.\r
 124  */\r
 125 static unsigned char *prvGetNextBuffer( void );\r
 126 \r
 127 /*\r
 128  * Return an allocated buffer to the pool of free buffers.\r
 129  */\r
 130 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 131 \r
 132 /*\r
 133  * Send lValue to the lPhyReg within the PHY.\r
 134  */\r
 135 static long prvWritePHY( long lPhyReg, long lValue );\r
 136 \r
 137 /*\r
 138  * Read a value from ucPhyReg within the PHY.  *plStatus will be set to\r
 139  * pdFALSE if there is an error.\r
 140  */\r
 141 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus );\r
 142 \r
 143 /*-----------------------------------------------------------*/\r
 144 \r
 145 /* The semaphore used to wake the uIP task when data arrives. */\r
 146 extern SemaphoreHandle_t xEMACSemaphore;\r
 147 \r
 148 /* Each ucBufferInUse index corresponds to a position in the pool of buffers.\r
 149 If the index contains a 1 then the buffer within pool is in use, if it\r
 150 contains a 0 then the buffer is free. */\r
 151 static unsigned char ucBufferInUse[ ETH_NUM_BUFFERS ] = { pdFALSE };\r
 152 \r
 153 /* The uip_buffer is not a fixed array, but instead gets pointed to the buffers\r
 154 allocated within this file. */\r
 155 unsigned char * uip_buf;\r
 156 \r
 157 /* Store the length of the data being sent so the data can be sent twice.  The\r
 158 value will be set back to 0 once the data has been sent twice. */\r
 159 static unsigned short usSendLen = 0;\r
 160 \r
 161 /*-----------------------------------------------------------*/\r
 162 \r
 163 long lEMACInit( void )\r
 164 {\r
 165 long lReturn = pdPASS;\r
 166 unsigned long ulID1, ulID2;\r
 167 \r
 168         /* Reset peripherals, configure port pins and registers. */\r
 169         prvSetupEMACHardware();\r
 170 \r
 171         /* Check the PHY part number is as expected. */\r
 172         ulID1 = prvReadPHY( PHY_REG_IDR1, &lReturn );\r
 173         ulID2 = prvReadPHY( PHY_REG_IDR2, &lReturn );\r
 174         if( ( (ulID1 << 16UL ) | ( ulID2 & 0xFFF0UL ) ) == DP83848C_ID )\r
 175         {\r
 176                 /* Set the Ethernet MAC Address registers */\r
 177                 EMAC->SA0 = ( configMAC_ADDR0 << 8 ) | configMAC_ADDR1;\r
 178                 EMAC->SA1 = ( configMAC_ADDR2 << 8 ) | configMAC_ADDR3;\r
 179                 EMAC->SA2 = ( configMAC_ADDR4 << 8 ) | configMAC_ADDR5;\r
 180 \r
 181                 /* Initialize Tx and Rx DMA Descriptors */\r
 182                 prvInitDescriptors();\r
 183 \r
 184                 /* Receive broadcast and perfect match packets */\r
 185                 EMAC->RxFilterCtrl = RFC_UCAST_EN | RFC_BCAST_EN | RFC_PERFECT_EN;\r
 186 \r
 187                 /* Setup the PHY. */\r
 188                 prvConfigurePHY();\r
 189         }\r
 190         else\r
 191         {\r
 192                 lReturn = pdFAIL;\r
 193         }\r
 194 \r
 195         /* Check the link status. */\r
 196         if( lReturn == pdPASS )\r
 197         {\r
 198                 lReturn = prvSetupLinkStatus();\r
 199         }\r
 200 \r
 201         if( lReturn == pdPASS )\r
 202         {\r
 203                 /* Initialise uip_buf to ensure it points somewhere valid. */\r
 204                 uip_buf = prvGetNextBuffer();\r
 205 \r
 206                 /* Reset all interrupts */\r
 207                 EMAC->IntClear = ( INT_RX_OVERRUN | INT_RX_ERR | INT_RX_FIN | INT_RX_DONE | INT_TX_UNDERRUN | INT_TX_ERR | INT_TX_FIN | INT_TX_DONE | INT_SOFT_INT | INT_WAKEUP );\r
 208 \r
 209                 /* Enable receive and transmit mode of MAC Ethernet core */\r
 210                 EMAC->Command |= ( CR_RX_EN | CR_TX_EN );\r
 211                 EMAC->MAC1 |= MAC1_REC_EN;\r
 212         }\r
 213 \r
 214         return lReturn;\r
 215 }\r
 216 /*-----------------------------------------------------------*/\r
 217 \r
 218 static unsigned char *prvGetNextBuffer( void )\r
 219 {\r
 220 long x;\r
 221 unsigned char *pucReturn = NULL;\r
 222 unsigned long ulAttempts = 0;\r
 223 \r
 224         while( pucReturn == NULL )\r
 225         {\r
 226                 /* Look through the buffers to find one that is not in use by\r
 227                 anything else. */\r
 228                 for( x = 0; x < ETH_NUM_BUFFERS; x++ )\r
 229                 {\r
 230                         if( ucBufferInUse[ x ] == pdFALSE )\r
 231                         {\r
 232                                 ucBufferInUse[ x ] = pdTRUE;\r
 233                                 pucReturn = ( unsigned char * ) ETH_BUF( x );\r
 234                                 break;\r
 235                         }\r
 236                 }\r
 237 \r
 238                 /* Was a buffer found? */\r
 239                 if( pucReturn == NULL )\r
 240                 {\r
 241                         ulAttempts++;\r
 242 \r
 243                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 244                         {\r
 245                                 break;\r
 246                         }\r
 247 \r
 248                         /* Wait then look again. */\r
 249                         vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 250                 }\r
 251         }\r
 252 \r
 253         return pucReturn;\r
 254 }\r
 255 /*-----------------------------------------------------------*/\r
 256 \r
 257 static void prvInitDescriptors( void )\r
 258 {\r
 259 long x, lNextBuffer = 0;\r
 260 \r
 261         for( x = 0; x < NUM_RX_FRAG; x++ )\r
 262         {\r
 263                 /* Allocate the next Ethernet buffer to this descriptor. */\r
 264                 RX_DESC_PACKET( x ) = ETH_BUF( lNextBuffer );\r
 265                 RX_DESC_CTRL( x ) = RCTRL_INT | ( ETH_FRAG_SIZE - 1 );\r
 266                 RX_STAT_INFO( x ) = 0;\r
 267                 RX_STAT_HASHCRC( x ) = 0;\r
 268 \r
 269                 /* The Ethernet buffer is now in use. */\r
 270                 ucBufferInUse[ lNextBuffer ] = pdTRUE;\r
 271                 lNextBuffer++;\r
 272         }\r
 273 \r
 274         /* Set EMAC Receive Descriptor Registers. */\r
 275         EMAC->RxDescriptor = RX_DESC_BASE;\r
 276         EMAC->RxStatus = RX_STAT_BASE;\r
 277         EMAC->RxDescriptorNumber = NUM_RX_FRAG - 1;\r
 278 \r
 279         /* Rx Descriptors Point to 0 */\r
 280         EMAC->RxConsumeIndex = 0;\r
 281 \r
 282         /* A buffer is not allocated to the Tx descriptors until they are actually\r
 283         used. */\r
 284         for( x = 0; x < NUM_TX_FRAG; x++ )\r
 285         {\r
 286                 TX_DESC_PACKET( x ) = ( unsigned long ) NULL;\r
 287                 TX_DESC_CTRL( x ) = 0;\r
 288                 TX_STAT_INFO( x ) = 0;\r
 289         }\r
 290 \r
 291         /* Set EMAC Transmit Descriptor Registers. */\r
 292         EMAC->TxDescriptor = TX_DESC_BASE;\r
 293         EMAC->TxStatus = TX_STAT_BASE;\r
 294         EMAC->TxDescriptorNumber = NUM_TX_FRAG - 1;\r
 295 \r
 296         /* Tx Descriptors Point to 0 */\r
 297         EMAC->TxProduceIndex = 0;\r
 298 }\r
 299 /*-----------------------------------------------------------*/\r
 300 \r
 301 static void prvSetupEMACHardware( void )\r
 302 {\r
 303 unsigned short us;\r
 304 long x, lDummy;\r
 305 \r
 306         /* Enable P1 Ethernet Pins. */\r
 307         PINCON->PINSEL2 = emacPINSEL2_VALUE;\r
 308         PINCON->PINSEL3 = ( PINCON->PINSEL3 & ~0x0000000F ) | 0x00000005;\r
 309 \r
 310         /* Power Up the EMAC controller. */\r
 311         SC->PCONP |= PCONP_PCENET;\r
 312         vTaskDelay( emacSHORT_DELAY );\r
 313 \r
 314         /* Reset all EMAC internal modules. */\r
 315         EMAC->MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX | MAC1_RES_MCS_RX | MAC1_SIM_RES | MAC1_SOFT_RES;\r
 316         EMAC->Command = CR_REG_RES | CR_TX_RES | CR_RX_RES | CR_PASS_RUNT_FRM;\r
 317 \r
 318         /* A short delay after reset. */\r
 319         vTaskDelay( emacSHORT_DELAY );\r
 320 \r
 321         /* Initialize MAC control registers. */\r
 322         EMAC->MAC1 = MAC1_PASS_ALL;\r
 323         EMAC->MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;\r
 324         EMAC->MAXF = ETH_MAX_FLEN;\r
 325         EMAC->CLRT = CLRT_DEF;\r
 326         EMAC->IPGR = IPGR_DEF;\r
 327 \r
 328         /* Enable Reduced MII interface. */\r
 329         EMAC->Command = CR_RMII | CR_PASS_RUNT_FRM;\r
 330 \r
 331         /* Reset Reduced MII Logic. */\r
 332         EMAC->SUPP = SUPP_RES_RMII;\r
 333         vTaskDelay( emacSHORT_DELAY );\r
 334         EMAC->SUPP = 0;\r
 335 \r
 336         /* Put the PHY in reset mode */\r
 337         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 338         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 339 \r
 340         /* Wait for hardware reset to end. */\r
 341         for( x = 0; x < 100; x++ )\r
 342         {\r
 343                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 344                 us = prvReadPHY( PHY_REG_BMCR, &lDummy );\r
 345                 if( !( us & MCFG_RES_MII ) )\r
 346                 {\r
 347                         /* Reset complete */\r
 348                         break;\r
 349                 }\r
 350         }\r
 351 }\r
 352 /*-----------------------------------------------------------*/\r
 353 \r
 354 static void prvConfigurePHY( void )\r
 355 {\r
 356 unsigned short us;\r
 357 long x, lDummy;\r
 358 \r
 359         /* Auto negotiate the configuration. */\r
 360         if( prvWritePHY( PHY_REG_BMCR, PHY_AUTO_NEG ) )\r
 361         {\r
 362                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 363 \r
 364                 for( x = 0; x < 10; x++ )\r
 365                 {\r
 366                         us = prvReadPHY( PHY_REG_BMSR, &lDummy );\r
 367 \r
 368                         if( us & PHY_AUTO_NEG_COMPLETE )\r
 369                         {\r
 370                                 break;\r
 371                         }\r
 372 \r
 373                         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 374                 }\r
 375         }\r
 376 }\r
 377 /*-----------------------------------------------------------*/\r
 378 \r
 379 static long prvSetupLinkStatus( void )\r
 380 {\r
 381 long lReturn = pdFAIL, x;\r
 382 unsigned short usLinkStatus;\r
 383 \r
 384         /* Wait with timeout for the link to be established. */\r
 385         for( x = 0; x < 10; x++ )\r
 386         {\r
 387                 usLinkStatus = prvReadPHY( PHY_REG_STS, &lReturn );\r
 388                 if( usLinkStatus & emacLINK_ESTABLISHED )\r
 389                 {\r
 390                         /* Link is established. */\r
 391                         lReturn = pdPASS;\r
 392                         break;\r
 393                 }\r
 394 \r
 395         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 396         }\r
 397 \r
 398         if( lReturn == pdPASS )\r
 399         {\r
 400                 /* Configure Full/Half Duplex mode. */\r
 401                 if( usLinkStatus & emacFULL_DUPLEX_ENABLED )\r
 402                 {\r
 403                         /* Full duplex is enabled. */\r
 404                         EMAC->MAC2 |= MAC2_FULL_DUP;\r
 405                         EMAC->Command |= CR_FULL_DUP;\r
 406                         EMAC->IPGT = IPGT_FULL_DUP;\r
 407                 }\r
 408                 else\r
 409                 {\r
 410                         /* Half duplex mode. */\r
 411                         EMAC->IPGT = IPGT_HALF_DUP;\r
 412                 }\r
 413 \r
 414                 /* Configure 100MBit/10MBit mode. */\r
 415                 if( usLinkStatus & emac10BASE_T_MODE )\r
 416                 {\r
 417                         /* 10MBit mode. */\r
 418                         EMAC->SUPP = 0;\r
 419                 }\r
 420                 else\r
 421                 {\r
 422                         /* 100MBit mode. */\r
 423                         EMAC->SUPP = SUPP_SPEED;\r
 424                 }\r
 425         }\r
 426 \r
 427         return lReturn;\r
 428 }\r
 429 /*-----------------------------------------------------------*/\r
 430 \r
 431 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 432 {\r
 433 unsigned long ul;\r
 434 \r
 435         /* Return a buffer to the pool of free buffers. */\r
 436         for( ul = 0; ul < ETH_NUM_BUFFERS; ul++ )\r
 437         {\r
 438                 if( ETH_BUF( ul ) == ( unsigned long ) pucBuffer )\r
 439                 {\r
 440                         ucBufferInUse[ ul ] = pdFALSE;\r
 441                         break;\r
 442                 }\r
 443         }\r
 444 }\r
 445 /*-----------------------------------------------------------*/\r
 446 \r
 447 unsigned long ulGetEMACRxData( void )\r
 448 {\r
 449 unsigned long ulLen = 0;\r
 450 long lIndex;\r
 451 \r
 452         if( EMAC->RxProduceIndex != EMAC->RxConsumeIndex )\r
 453         {\r
 454                 /* Mark the current buffer as free as uip_buf is going to be set to\r
 455                 the buffer that contains the received data. */\r
 456                 prvReturnBuffer( uip_buf );\r
 457 \r
 458                 ulLen = ( RX_STAT_INFO( EMAC->RxConsumeIndex ) & RINFO_SIZE ) - 3;\r
 459                 uip_buf = ( unsigned char * ) RX_DESC_PACKET( EMAC->RxConsumeIndex );\r
 460 \r
 461                 /* Allocate a new buffer to the descriptor. */\r
 462         RX_DESC_PACKET( EMAC->RxConsumeIndex ) = ( unsigned long ) prvGetNextBuffer();\r
 463 \r
 464                 /* Move the consume index onto the next position, ensuring it wraps to\r
 465                 the beginning at the appropriate place. */\r
 466                 lIndex = EMAC->RxConsumeIndex;\r
 467 \r
 468                 lIndex++;\r
 469                 if( lIndex >= NUM_RX_FRAG )\r
 470                 {\r
 471                         lIndex = 0;\r
 472                 }\r
 473 \r
 474                 EMAC->RxConsumeIndex = lIndex;\r
 475         }\r
 476 \r
 477         return ulLen;\r
 478 }\r
 479 /*-----------------------------------------------------------*/\r
 480 \r
 481 void vSendEMACTxData( unsigned short usTxDataLen )\r
 482 {\r
 483 unsigned long ulAttempts = 0UL;\r
 484 \r
 485         /* Check to see if the Tx descriptor is free, indicated by its buffer being\r
 486         NULL. */\r
 487         while( TX_DESC_PACKET( emacTX_DESC_INDEX ) != ( unsigned long ) NULL )\r
 488         {\r
 489                 /* Wait for the Tx descriptor to become available. */\r
 490                 vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 491 \r
 492                 ulAttempts++;\r
 493                 if( ulAttempts > emacBUFFER_WAIT_ATTEMPTS )\r
 494                 {\r
 495                         /* Something has gone wrong as the Tx descriptor is still in use.\r
 496                         Clear it down manually, the data it was sending will probably be\r
 497                         lost. */\r
 498                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 499                         break;\r
 500                 }\r
 501         }\r
 502 \r
 503         /* Setup the Tx descriptor for transmission.  Remember the length of the\r
 504         data being sent so the second descriptor can be used to send it again from\r
 505         within the ISR. */\r
 506         usSendLen = usTxDataLen;\r
 507         TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) uip_buf;\r
 508         TX_DESC_CTRL( emacTX_DESC_INDEX ) = ( usTxDataLen | TCTRL_LAST | TCTRL_INT );\r
 509         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX + 1 );\r
 510 \r
 511         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer. */\r
 512         uip_buf = prvGetNextBuffer();\r
 513 }\r
 514 /*-----------------------------------------------------------*/\r
 515 \r
 516 static long prvWritePHY( long lPhyReg, long lValue )\r
 517 {\r
 518 const long lMaxTime = 10;\r
 519 long x;\r
 520 \r
 521         EMAC->MADR = DP83848C_DEF_ADR | lPhyReg;\r
 522         EMAC->MWTD = lValue;\r
 523 \r
 524         x = 0;\r
 525         for( x = 0; x < lMaxTime; x++ )\r
 526         {\r
 527                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 528                 {\r
 529                         /* Operation has finished. */\r
 530                         break;\r
 531                 }\r
 532 \r
 533                 vTaskDelay( emacSHORT_DELAY );\r
 534         }\r
 535 \r
 536         if( x < lMaxTime )\r
 537         {\r
 538                 return pdPASS;\r
 539         }\r
 540         else\r
 541         {\r
 542                 return pdFAIL;\r
 543         }\r
 544 }\r
 545 /*-----------------------------------------------------------*/\r
 546 \r
 547 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus )\r
 548 {\r
 549 long x;\r
 550 const long lMaxTime = 10;\r
 551 \r
 552         EMAC->MADR = DP83848C_DEF_ADR | ucPhyReg;\r
 553         EMAC->MCMD = MCMD_READ;\r
 554 \r
 555         for( x = 0; x < lMaxTime; x++ )\r
 556         {\r
 557                 /* Operation has finished. */\r
 558                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 559                 {\r
 560                         break;\r
 561                 }\r
 562 \r
 563                 vTaskDelay( emacSHORT_DELAY );\r
 564         }\r
 565 \r
 566         EMAC->MCMD = 0;\r
 567 \r
 568         if( x >= lMaxTime )\r
 569         {\r
 570                 *plStatus = pdFAIL;\r
 571         }\r
 572 \r
 573         return( EMAC->MRDD );\r
 574 }\r
 575 /*-----------------------------------------------------------*/\r
 576 \r
 577 void vEMAC_ISR( void )\r
 578 {\r
 579 unsigned long ulStatus;\r
 580 long lHigherPriorityTaskWoken = pdFALSE;\r
 581 \r
 582         ulStatus = EMAC->IntStatus;\r
 583 \r
 584         /* Clear the interrupt. */\r
 585         EMAC->IntClear = ulStatus;\r
 586 \r
 587         if( ulStatus & INT_RX_DONE )\r
 588         {\r
 589                 /* Ensure the uIP task is not blocked as data has arrived. */\r
 590                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 591         }\r
 592 \r
 593         if( ulStatus & INT_TX_DONE )\r
 594         {\r
 595                 if( usSendLen > 0 )\r
 596                 {\r
 597                         /* Send the data again, using the second descriptor.  As there are\r
 598                         only two descriptors the index is set back to 0. */\r
 599                         TX_DESC_PACKET( ( emacTX_DESC_INDEX + 1 ) ) = TX_DESC_PACKET( emacTX_DESC_INDEX );\r
 600                         TX_DESC_CTRL( ( emacTX_DESC_INDEX + 1 ) ) = ( usSendLen | TCTRL_LAST | TCTRL_INT );\r
 601                         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX );\r
 602 \r
 603                         /* This is the second Tx so set usSendLen to 0 to indicate that the\r
 604                         Tx descriptors will be free again. */\r
 605                         usSendLen = 0UL;\r
 606                 }\r
 607                 else\r
 608                 {\r
 609                         /* The Tx buffer is no longer required. */\r
 610                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 611             TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) NULL;\r
 612                 }\r
 613         }\r
 614 \r
 615         portEND_SWITCHING_ISR( lHigherPriorityTaskWoken );\r
 616 }\r