git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_LPC1768_GCC_Rowley/webserver/emac.c

   1 /*\r
   2     FreeRTOS V7.2.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43     \r
  44     ***************************************************************************\r
  45      *                                                                       *\r
  46      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  47      *    not run, what could be wrong?                                      *\r
  48      *                                                                       *\r
  49      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  50      *                                                                       *\r
  51     ***************************************************************************\r
  52 \r
  53     \r
  54     http://www.FreeRTOS.org - Documentation, training, latest information, \r
  55     license and contact details.\r
  56     \r
  57     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  58     including FreeRTOS+Trace - an indispensable productivity tool.\r
  59 \r
  60     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  61     the code with commercial support, indemnification, and middleware, under \r
  62     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  63     provide a safety engineered and independently SIL3 certified version under \r
  64     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  65 */\r
  66 \r
  67 /* Originally adapted from file written by Andreas Dannenberg.  Supplied with permission. */\r
  68 \r
  69 /* Kernel includes. */\r
  70 #include "FreeRTOS.h"\r
  71 #include "task.h"\r
  72 #include "semphr.h"\r
  73 \r
  74 /* Hardware specific includes. */\r
  75 #include "EthDev_LPC17xx.h"\r
  76 \r
  77 /* Time to wait between each inspection of the link status. */\r
  78 #define emacWAIT_FOR_LINK_TO_ESTABLISH ( 500 / portTICK_RATE_MS )\r
  79 \r
  80 /* Short delay used in several places during the initialisation process. */\r
  81 #define emacSHORT_DELAY                            ( 2 )\r
  82 \r
  83 /* Hardware specific bit definitions. */\r
  84 #define emacLINK_ESTABLISHED            ( 0x0001 )\r
  85 #define emacFULL_DUPLEX_ENABLED         ( 0x0004 )\r
  86 #define emac10BASE_T_MODE                       ( 0x0002 )\r
  87 #define emacPINSEL2_VALUE                       ( 0x50150105 )\r
  88 \r
  89 /* If no buffers are available, then wait this long before looking again.... */\r
  90 #define emacBUFFER_WAIT_DELAY   ( 3 / portTICK_RATE_MS )\r
  91 \r
  92 /* ...and don't look more than this many times. */\r
  93 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  94 \r
  95 /* Index to the Tx descriptor that is always used first for every Tx.  The second\r
  96 descriptor is then used to re-send in order to speed up the uIP Tx process. */\r
  97 #define emacTX_DESC_INDEX                       ( 0 )\r
  98 \r
  99 /*-----------------------------------------------------------*/\r
 100 \r
 101 /*\r
 102  * Configure both the Rx and Tx descriptors during the init process.\r
 103  */\r
 104 static void prvInitDescriptors( void );\r
 105 \r
 106 /*\r
 107  * Setup the IO and peripherals required for Ethernet communication.\r
 108  */\r
 109 static void prvSetupEMACHardware( void );\r
 110 \r
 111 /*\r
 112  * Control the auto negotiate process.\r
 113  */\r
 114 static void prvConfigurePHY( void );\r
 115 \r
 116 /*\r
 117  * Wait for a link to be established, then setup the PHY according to the link\r
 118  * parameters.\r
 119  */\r
 120 static long prvSetupLinkStatus( void );\r
 121 \r
 122 /*\r
 123  * Search the pool of buffers to find one that is free.  If a buffer is found\r
 124  * mark it as in use before returning its address.\r
 125  */\r
 126 static unsigned char *prvGetNextBuffer( void );\r
 127 \r
 128 /*\r
 129  * Return an allocated buffer to the pool of free buffers.\r
 130  */\r
 131 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 132 \r
 133 /*\r
 134  * Send lValue to the lPhyReg within the PHY.\r
 135  */\r
 136 static long prvWritePHY( long lPhyReg, long lValue );\r
 137 \r
 138 /*\r
 139  * Read a value from ucPhyReg within the PHY.  *plStatus will be set to\r
 140  * pdFALSE if there is an error.\r
 141  */\r
 142 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus );\r
 143 \r
 144 /*-----------------------------------------------------------*/\r
 145 \r
 146 /* The semaphore used to wake the uIP task when data arrives. */\r
 147 extern xSemaphoreHandle xEMACSemaphore;\r
 148 \r
 149 /* Each ucBufferInUse index corresponds to a position in the pool of buffers.\r
 150 If the index contains a 1 then the buffer within pool is in use, if it\r
 151 contains a 0 then the buffer is free. */\r
 152 static unsigned char ucBufferInUse[ ETH_NUM_BUFFERS ] = { pdFALSE };\r
 153 \r
 154 /* The uip_buffer is not a fixed array, but instead gets pointed to the buffers\r
 155 allocated within this file. */\r
 156 unsigned char * uip_buf;\r
 157 \r
 158 /* Store the length of the data being sent so the data can be sent twice.  The\r
 159 value will be set back to 0 once the data has been sent twice. */\r
 160 static unsigned short usSendLen = 0;\r
 161 \r
 162 /*-----------------------------------------------------------*/\r
 163 \r
 164 long lEMACInit( void )\r
 165 {\r
 166 long lReturn = pdPASS;\r
 167 unsigned long ulID1, ulID2;\r
 168 \r
 169         /* Reset peripherals, configure port pins and registers. */\r
 170         prvSetupEMACHardware();\r
 171 \r
 172         /* Check the PHY part number is as expected. */\r
 173         ulID1 = prvReadPHY( PHY_REG_IDR1, &lReturn );\r
 174         ulID2 = prvReadPHY( PHY_REG_IDR2, &lReturn );\r
 175         if( ( (ulID1 << 16UL ) | ( ulID2 & 0xFFF0UL ) ) == DP83848C_ID )\r
 176         {\r
 177                 /* Set the Ethernet MAC Address registers */\r
 178                 EMAC->SA0 = ( configMAC_ADDR0 << 8 ) | configMAC_ADDR1;\r
 179                 EMAC->SA1 = ( configMAC_ADDR2 << 8 ) | configMAC_ADDR3;\r
 180                 EMAC->SA2 = ( configMAC_ADDR4 << 8 ) | configMAC_ADDR5;\r
 181 \r
 182                 /* Initialize Tx and Rx DMA Descriptors */\r
 183                 prvInitDescriptors();\r
 184 \r
 185                 /* Receive broadcast and perfect match packets */\r
 186                 EMAC->RxFilterCtrl = RFC_UCAST_EN | RFC_BCAST_EN | RFC_PERFECT_EN;\r
 187 \r
 188                 /* Setup the PHY. */\r
 189                 prvConfigurePHY();\r
 190         }\r
 191         else\r
 192         {\r
 193                 lReturn = pdFAIL;\r
 194         }\r
 195 \r
 196         /* Check the link status. */\r
 197         if( lReturn == pdPASS )\r
 198         {\r
 199                 lReturn = prvSetupLinkStatus();\r
 200         }\r
 201 \r
 202         if( lReturn == pdPASS )\r
 203         {\r
 204                 /* Initialise uip_buf to ensure it points somewhere valid. */\r
 205                 uip_buf = prvGetNextBuffer();\r
 206 \r
 207                 /* Reset all interrupts */\r
 208                 EMAC->IntClear = ( INT_RX_OVERRUN | INT_RX_ERR | INT_RX_FIN | INT_RX_DONE | INT_TX_UNDERRUN | INT_TX_ERR | INT_TX_FIN | INT_TX_DONE | INT_SOFT_INT | INT_WAKEUP );\r
 209 \r
 210                 /* Enable receive and transmit mode of MAC Ethernet core */\r
 211                 EMAC->Command |= ( CR_RX_EN | CR_TX_EN );\r
 212                 EMAC->MAC1 |= MAC1_REC_EN;\r
 213         }\r
 214 \r
 215         return lReturn;\r
 216 }\r
 217 /*-----------------------------------------------------------*/\r
 218 \r
 219 static unsigned char *prvGetNextBuffer( void )\r
 220 {\r
 221 long x;\r
 222 unsigned char *pucReturn = NULL;\r
 223 unsigned long ulAttempts = 0;\r
 224 \r
 225         while( pucReturn == NULL )\r
 226         {\r
 227                 /* Look through the buffers to find one that is not in use by\r
 228                 anything else. */\r
 229                 for( x = 0; x < ETH_NUM_BUFFERS; x++ )\r
 230                 {\r
 231                         if( ucBufferInUse[ x ] == pdFALSE )\r
 232                         {\r
 233                                 ucBufferInUse[ x ] = pdTRUE;\r
 234                                 pucReturn = ( unsigned char * ) ETH_BUF( x );\r
 235                                 break;\r
 236                         }\r
 237                 }\r
 238 \r
 239                 /* Was a buffer found? */\r
 240                 if( pucReturn == NULL )\r
 241                 {\r
 242                         ulAttempts++;\r
 243 \r
 244                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 245                         {\r
 246                                 break;\r
 247                         }\r
 248 \r
 249                         /* Wait then look again. */\r
 250                         vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 251                 }\r
 252         }\r
 253 \r
 254         return pucReturn;\r
 255 }\r
 256 /*-----------------------------------------------------------*/\r
 257 \r
 258 static void prvInitDescriptors( void )\r
 259 {\r
 260 long x, lNextBuffer = 0;\r
 261 \r
 262         for( x = 0; x < NUM_RX_FRAG; x++ )\r
 263         {\r
 264                 /* Allocate the next Ethernet buffer to this descriptor. */\r
 265                 RX_DESC_PACKET( x ) = ETH_BUF( lNextBuffer );\r
 266                 RX_DESC_CTRL( x ) = RCTRL_INT | ( ETH_FRAG_SIZE - 1 );\r
 267                 RX_STAT_INFO( x ) = 0;\r
 268                 RX_STAT_HASHCRC( x ) = 0;\r
 269 \r
 270                 /* The Ethernet buffer is now in use. */\r
 271                 ucBufferInUse[ lNextBuffer ] = pdTRUE;\r
 272                 lNextBuffer++;\r
 273         }\r
 274 \r
 275         /* Set EMAC Receive Descriptor Registers. */\r
 276         EMAC->RxDescriptor = RX_DESC_BASE;\r
 277         EMAC->RxStatus = RX_STAT_BASE;\r
 278         EMAC->RxDescriptorNumber = NUM_RX_FRAG - 1;\r
 279 \r
 280         /* Rx Descriptors Point to 0 */\r
 281         EMAC->RxConsumeIndex = 0;\r
 282 \r
 283         /* A buffer is not allocated to the Tx descriptors until they are actually\r
 284         used. */\r
 285         for( x = 0; x < NUM_TX_FRAG; x++ )\r
 286         {\r
 287                 TX_DESC_PACKET( x ) = ( unsigned long ) NULL;\r
 288                 TX_DESC_CTRL( x ) = 0;\r
 289                 TX_STAT_INFO( x ) = 0;\r
 290         }\r
 291 \r
 292         /* Set EMAC Transmit Descriptor Registers. */\r
 293         EMAC->TxDescriptor = TX_DESC_BASE;\r
 294         EMAC->TxStatus = TX_STAT_BASE;\r
 295         EMAC->TxDescriptorNumber = NUM_TX_FRAG - 1;\r
 296 \r
 297         /* Tx Descriptors Point to 0 */\r
 298         EMAC->TxProduceIndex = 0;\r
 299 }\r
 300 /*-----------------------------------------------------------*/\r
 301 \r
 302 static void prvSetupEMACHardware( void )\r
 303 {\r
 304 unsigned short us;\r
 305 long x, lDummy;\r
 306 \r
 307         /* Enable P1 Ethernet Pins. */\r
 308         PINCON->PINSEL2 = emacPINSEL2_VALUE;\r
 309         PINCON->PINSEL3 = ( PINCON->PINSEL3 & ~0x0000000F ) | 0x00000005;\r
 310 \r
 311         /* Power Up the EMAC controller. */\r
 312         SC->PCONP |= PCONP_PCENET;\r
 313         vTaskDelay( emacSHORT_DELAY );\r
 314 \r
 315         /* Reset all EMAC internal modules. */\r
 316         EMAC->MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX | MAC1_RES_MCS_RX | MAC1_SIM_RES | MAC1_SOFT_RES;\r
 317         EMAC->Command = CR_REG_RES | CR_TX_RES | CR_RX_RES | CR_PASS_RUNT_FRM;\r
 318 \r
 319         /* A short delay after reset. */\r
 320         vTaskDelay( emacSHORT_DELAY );\r
 321 \r
 322         /* Initialize MAC control registers. */\r
 323         EMAC->MAC1 = MAC1_PASS_ALL;\r
 324         EMAC->MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;\r
 325         EMAC->MAXF = ETH_MAX_FLEN;\r
 326         EMAC->CLRT = CLRT_DEF;\r
 327         EMAC->IPGR = IPGR_DEF;\r
 328 \r
 329         /* Enable Reduced MII interface. */\r
 330         EMAC->Command = CR_RMII | CR_PASS_RUNT_FRM;\r
 331 \r
 332         /* Reset Reduced MII Logic. */\r
 333         EMAC->SUPP = SUPP_RES_RMII;\r
 334         vTaskDelay( emacSHORT_DELAY );\r
 335         EMAC->SUPP = 0;\r
 336 \r
 337         /* Put the PHY in reset mode */\r
 338         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 339         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 340 \r
 341         /* Wait for hardware reset to end. */\r
 342         for( x = 0; x < 100; x++ )\r
 343         {\r
 344                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 345                 us = prvReadPHY( PHY_REG_BMCR, &lDummy );\r
 346                 if( !( us & MCFG_RES_MII ) )\r
 347                 {\r
 348                         /* Reset complete */\r
 349                         break;\r
 350                 }\r
 351         }\r
 352 }\r
 353 /*-----------------------------------------------------------*/\r
 354 \r
 355 static void prvConfigurePHY( void )\r
 356 {\r
 357 unsigned short us;\r
 358 long x, lDummy;\r
 359 \r
 360         /* Auto negotiate the configuration. */\r
 361         if( prvWritePHY( PHY_REG_BMCR, PHY_AUTO_NEG ) )\r
 362         {\r
 363                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 364 \r
 365                 for( x = 0; x < 10; x++ )\r
 366                 {\r
 367                         us = prvReadPHY( PHY_REG_BMSR, &lDummy );\r
 368 \r
 369                         if( us & PHY_AUTO_NEG_COMPLETE )\r
 370                         {\r
 371                                 break;\r
 372                         }\r
 373 \r
 374                         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 375                 }\r
 376         }\r
 377 }\r
 378 /*-----------------------------------------------------------*/\r
 379 \r
 380 static long prvSetupLinkStatus( void )\r
 381 {\r
 382 long lReturn = pdFAIL, x;\r
 383 unsigned short usLinkStatus;\r
 384 \r
 385         /* Wait with timeout for the link to be established. */\r
 386         for( x = 0; x < 10; x++ )\r
 387         {\r
 388                 usLinkStatus = prvReadPHY( PHY_REG_STS, &lReturn );\r
 389                 if( usLinkStatus & emacLINK_ESTABLISHED )\r
 390                 {\r
 391                         /* Link is established. */\r
 392                         lReturn = pdPASS;\r
 393                         break;\r
 394                 }\r
 395 \r
 396         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 397         }\r
 398 \r
 399         if( lReturn == pdPASS )\r
 400         {\r
 401                 /* Configure Full/Half Duplex mode. */\r
 402                 if( usLinkStatus & emacFULL_DUPLEX_ENABLED )\r
 403                 {\r
 404                         /* Full duplex is enabled. */\r
 405                         EMAC->MAC2 |= MAC2_FULL_DUP;\r
 406                         EMAC->Command |= CR_FULL_DUP;\r
 407                         EMAC->IPGT = IPGT_FULL_DUP;\r
 408                 }\r
 409                 else\r
 410                 {\r
 411                         /* Half duplex mode. */\r
 412                         EMAC->IPGT = IPGT_HALF_DUP;\r
 413                 }\r
 414 \r
 415                 /* Configure 100MBit/10MBit mode. */\r
 416                 if( usLinkStatus & emac10BASE_T_MODE )\r
 417                 {\r
 418                         /* 10MBit mode. */\r
 419                         EMAC->SUPP = 0;\r
 420                 }\r
 421                 else\r
 422                 {\r
 423                         /* 100MBit mode. */\r
 424                         EMAC->SUPP = SUPP_SPEED;\r
 425                 }\r
 426         }\r
 427 \r
 428         return lReturn;\r
 429 }\r
 430 /*-----------------------------------------------------------*/\r
 431 \r
 432 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 433 {\r
 434 unsigned long ul;\r
 435 \r
 436         /* Return a buffer to the pool of free buffers. */\r
 437         for( ul = 0; ul < ETH_NUM_BUFFERS; ul++ )\r
 438         {\r
 439                 if( ETH_BUF( ul ) == ( unsigned long ) pucBuffer )\r
 440                 {\r
 441                         ucBufferInUse[ ul ] = pdFALSE;\r
 442                         break;\r
 443                 }\r
 444         }\r
 445 }\r
 446 /*-----------------------------------------------------------*/\r
 447 \r
 448 unsigned long ulGetEMACRxData( void )\r
 449 {\r
 450 unsigned long ulLen = 0;\r
 451 long lIndex;\r
 452 \r
 453         if( EMAC->RxProduceIndex != EMAC->RxConsumeIndex )\r
 454         {\r
 455                 /* Mark the current buffer as free as uip_buf is going to be set to\r
 456                 the buffer that contains the received data. */\r
 457                 prvReturnBuffer( uip_buf );\r
 458 \r
 459                 ulLen = ( RX_STAT_INFO( EMAC->RxConsumeIndex ) & RINFO_SIZE ) - 3;\r
 460                 uip_buf = ( unsigned char * ) RX_DESC_PACKET( EMAC->RxConsumeIndex );\r
 461 \r
 462                 /* Allocate a new buffer to the descriptor. */\r
 463         RX_DESC_PACKET( EMAC->RxConsumeIndex ) = ( unsigned long ) prvGetNextBuffer();\r
 464 \r
 465                 /* Move the consume index onto the next position, ensuring it wraps to\r
 466                 the beginning at the appropriate place. */\r
 467                 lIndex = EMAC->RxConsumeIndex;\r
 468 \r
 469                 lIndex++;\r
 470                 if( lIndex >= NUM_RX_FRAG )\r
 471                 {\r
 472                         lIndex = 0;\r
 473                 }\r
 474 \r
 475                 EMAC->RxConsumeIndex = lIndex;\r
 476         }\r
 477 \r
 478         return ulLen;\r
 479 }\r
 480 /*-----------------------------------------------------------*/\r
 481 \r
 482 void vSendEMACTxData( unsigned short usTxDataLen )\r
 483 {\r
 484 unsigned long ulAttempts = 0UL;\r
 485 \r
 486         /* Check to see if the Tx descriptor is free, indicated by its buffer being\r
 487         NULL. */\r
 488         while( TX_DESC_PACKET( emacTX_DESC_INDEX ) != ( unsigned long ) NULL )\r
 489         {\r
 490                 /* Wait for the Tx descriptor to become available. */\r
 491                 vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 492 \r
 493                 ulAttempts++;\r
 494                 if( ulAttempts > emacBUFFER_WAIT_ATTEMPTS )\r
 495                 {\r
 496                         /* Something has gone wrong as the Tx descriptor is still in use.\r
 497                         Clear it down manually, the data it was sending will probably be\r
 498                         lost. */\r
 499                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 500                         break;\r
 501                 }\r
 502         }\r
 503 \r
 504         /* Setup the Tx descriptor for transmission.  Remember the length of the\r
 505         data being sent so the second descriptor can be used to send it again from\r
 506         within the ISR. */\r
 507         usSendLen = usTxDataLen;\r
 508         TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) uip_buf;\r
 509         TX_DESC_CTRL( emacTX_DESC_INDEX ) = ( usTxDataLen | TCTRL_LAST | TCTRL_INT );\r
 510         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX + 1 );\r
 511 \r
 512         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer. */\r
 513         uip_buf = prvGetNextBuffer();\r
 514 }\r
 515 /*-----------------------------------------------------------*/\r
 516 \r
 517 static long prvWritePHY( long lPhyReg, long lValue )\r
 518 {\r
 519 const long lMaxTime = 10;\r
 520 long x;\r
 521 \r
 522         EMAC->MADR = DP83848C_DEF_ADR | lPhyReg;\r
 523         EMAC->MWTD = lValue;\r
 524 \r
 525         x = 0;\r
 526         for( x = 0; x < lMaxTime; x++ )\r
 527         {\r
 528                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 529                 {\r
 530                         /* Operation has finished. */\r
 531                         break;\r
 532                 }\r
 533 \r
 534                 vTaskDelay( emacSHORT_DELAY );\r
 535         }\r
 536 \r
 537         if( x < lMaxTime )\r
 538         {\r
 539                 return pdPASS;\r
 540         }\r
 541         else\r
 542         {\r
 543                 return pdFAIL;\r
 544         }\r
 545 }\r
 546 /*-----------------------------------------------------------*/\r
 547 \r
 548 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus )\r
 549 {\r
 550 long x;\r
 551 const long lMaxTime = 10;\r
 552 \r
 553         EMAC->MADR = DP83848C_DEF_ADR | ucPhyReg;\r
 554         EMAC->MCMD = MCMD_READ;\r
 555 \r
 556         for( x = 0; x < lMaxTime; x++ )\r
 557         {\r
 558                 /* Operation has finished. */\r
 559                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 560                 {\r
 561                         break;\r
 562                 }\r
 563 \r
 564                 vTaskDelay( emacSHORT_DELAY );\r
 565         }\r
 566 \r
 567         EMAC->MCMD = 0;\r
 568 \r
 569         if( x >= lMaxTime )\r
 570         {\r
 571                 *plStatus = pdFAIL;\r
 572         }\r
 573 \r
 574         return( EMAC->MRDD );\r
 575 }\r
 576 /*-----------------------------------------------------------*/\r
 577 \r
 578 void vEMAC_ISR( void )\r
 579 {\r
 580 unsigned long ulStatus;\r
 581 long lHigherPriorityTaskWoken = pdFALSE;\r
 582 \r
 583         ulStatus = EMAC->IntStatus;\r
 584 \r
 585         /* Clear the interrupt. */\r
 586         EMAC->IntClear = ulStatus;\r
 587 \r
 588         if( ulStatus & INT_RX_DONE )\r
 589         {\r
 590                 /* Ensure the uIP task is not blocked as data has arrived. */\r
 591                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 592         }\r
 593 \r
 594         if( ulStatus & INT_TX_DONE )\r
 595         {\r
 596                 if( usSendLen > 0 )\r
 597                 {\r
 598                         /* Send the data again, using the second descriptor.  As there are\r
 599                         only two descriptors the index is set back to 0. */\r
 600                         TX_DESC_PACKET( ( emacTX_DESC_INDEX + 1 ) ) = TX_DESC_PACKET( emacTX_DESC_INDEX );\r
 601                         TX_DESC_CTRL( ( emacTX_DESC_INDEX + 1 ) ) = ( usSendLen | TCTRL_LAST | TCTRL_INT );\r
 602                         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX );\r
 603 \r
 604                         /* This is the second Tx so set usSendLen to 0 to indicate that the\r
 605                         Tx descriptors will be free again. */\r
 606                         usSendLen = 0UL;\r
 607                 }\r
 608                 else\r
 609                 {\r
 610                         /* The Tx buffer is no longer required. */\r
 611                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 612             TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) NULL;\r
 613                 }\r
 614         }\r
 615 \r
 616         portEND_SWITCHING_ISR( lHigherPriorityTaskWoken );\r
 617 }\r