git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_LPC1768_IAR/webserver/emac.c

   1 /*\r
   2     FreeRTOS V7.2.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43     \r
  44     ***************************************************************************\r
  45      *                                                                       *\r
  46      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  47      *    not run, what could be wrong?                                      *\r
  48      *                                                                       *\r
  49      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  50      *                                                                       *\r
  51     ***************************************************************************\r
  52 \r
  53     \r
  54     http://www.FreeRTOS.org - Documentation, training, latest information, \r
  55     license and contact details.\r
  56     \r
  57     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  58     including FreeRTOS+Trace - an indispensable productivity tool.\r
  59 \r
  60     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  61     the code with commercial support, indemnification, and middleware, under \r
  62     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  63     provide a safety engineered and independently SIL3 certified version under \r
  64     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  65 */\r
  66 \r
  67 /* Originally adapted from file written by Andreas Dannenberg.  Supplied with permission. */\r
  68 \r
  69 /* Kernel includes. */\r
  70 #include "FreeRTOS.h"\r
  71 #include "task.h"\r
  72 #include "semphr.h"\r
  73 \r
  74 /* Hardware specific includes. */\r
  75 #include "EthDev_LPC17xx.h"\r
  76 \r
  77 /* Time to wait between each inspection of the link status. */\r
  78 #define emacWAIT_FOR_LINK_TO_ESTABLISH ( 500 / portTICK_RATE_MS )\r
  79 \r
  80 /* Short delay used in several places during the initialisation process. */\r
  81 #define emacSHORT_DELAY                            ( 2 )\r
  82 \r
  83 /* Hardware specific bit definitions. */\r
  84 #define emacLINK_ESTABLISHED            ( 0x0020)\r
  85 #define emacFULL_DUPLEX_ENABLED         ( 0x0010 )\r
  86 #define emac10BASE_T_MODE                       ( 0x0004 )\r
  87 #define emacPINSEL2_VALUE                       ( 0x50150105 )\r
  88 #define emacDIV_44                                      ( 0x28 )\r
  89 \r
  90 /* If no buffers are available, then wait this long before looking again.... */\r
  91 #define emacBUFFER_WAIT_DELAY   ( 3 / portTICK_RATE_MS )\r
  92 \r
  93 /* ...and don't look more than this many times. */\r
  94 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  95 \r
  96 /* Index to the Tx descriptor that is always used first for every Tx.  The second\r
  97 descriptor is then used to re-send in order to speed up the uIP Tx process. */\r
  98 #define emacTX_DESC_INDEX                       ( 0 )\r
  99 \r
 100 /*-----------------------------------------------------------*/\r
 101 \r
 102 /*\r
 103  * Configure both the Rx and Tx descriptors during the init process.\r
 104  */\r
 105 static void prvInitDescriptors( void );\r
 106 \r
 107 /*\r
 108  * Setup the IO and peripherals required for Ethernet communication.\r
 109  */\r
 110 static void prvSetupEMACHardware( void );\r
 111 \r
 112 /*\r
 113  * Control the auto negotiate process.\r
 114  */\r
 115 static void prvConfigurePHY( void );\r
 116 \r
 117 /*\r
 118  * Wait for a link to be established, then setup the PHY according to the link\r
 119  * parameters.\r
 120  */\r
 121 static long prvSetupLinkStatus( void );\r
 122 \r
 123 /*\r
 124  * Search the pool of buffers to find one that is free.  If a buffer is found\r
 125  * mark it as in use before returning its address.\r
 126  */\r
 127 static unsigned char *prvGetNextBuffer( void );\r
 128 \r
 129 /*\r
 130  * Return an allocated buffer to the pool of free buffers.\r
 131  */\r
 132 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 133 \r
 134 /*\r
 135  * Send lValue to the lPhyReg within the PHY.\r
 136  */\r
 137 static long prvWritePHY( long lPhyReg, long lValue );\r
 138 \r
 139 /*\r
 140  * Read a value from ucPhyReg within the PHY.  *plStatus will be set to\r
 141  * pdFALSE if there is an error.\r
 142  */\r
 143 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus );\r
 144 \r
 145 /*-----------------------------------------------------------*/\r
 146 \r
 147 /* The semaphore used to wake the uIP task when data arrives. */\r
 148 extern xSemaphoreHandle xEMACSemaphore;\r
 149 \r
 150 /* Each ucBufferInUse index corresponds to a position in the pool of buffers.\r
 151 If the index contains a 1 then the buffer within pool is in use, if it\r
 152 contains a 0 then the buffer is free. */\r
 153 static unsigned char ucBufferInUse[ ETH_NUM_BUFFERS ] = { pdFALSE };\r
 154 \r
 155 /* The uip_buffer is not a fixed array, but instead gets pointed to the buffers\r
 156 allocated within this file. */\r
 157 unsigned char * uip_buf;\r
 158 \r
 159 /* Store the length of the data being sent so the data can be sent twice.  The\r
 160 value will be set back to 0 once the data has been sent twice. */\r
 161 static unsigned short usSendLen = 0;\r
 162 \r
 163 /*-----------------------------------------------------------*/\r
 164 \r
 165 long lEMACInit( void )\r
 166 {\r
 167 long lReturn = pdPASS;\r
 168 unsigned long ulID1, ulID2;\r
 169 \r
 170         /* Reset peripherals, configure port pins and registers. */\r
 171         prvSetupEMACHardware();\r
 172 \r
 173         /* Check the PHY part number is as expected. */\r
 174         ulID1 = prvReadPHY( PHY_REG_IDR1, &lReturn );\r
 175         ulID2 = prvReadPHY( PHY_REG_IDR2, &lReturn );\r
 176         if( ( (ulID1 << 16UL ) | ( ulID2 & 0xFFFFUL ) ) == KS8721_ID )\r
 177         {\r
 178                 /* Set the Ethernet MAC Address registers */\r
 179                 EMAC->SA0 = ( configMAC_ADDR0 << 8 ) | configMAC_ADDR1;\r
 180                 EMAC->SA1 = ( configMAC_ADDR2 << 8 ) | configMAC_ADDR3;\r
 181                 EMAC->SA2 = ( configMAC_ADDR4 << 8 ) | configMAC_ADDR5;\r
 182 \r
 183                 /* Initialize Tx and Rx DMA Descriptors */\r
 184                 prvInitDescriptors();\r
 185 \r
 186                 /* Receive broadcast and perfect match packets */\r
 187                 EMAC->RxFilterCtrl = RFC_UCAST_EN | RFC_BCAST_EN | RFC_PERFECT_EN;\r
 188 \r
 189                 /* Setup the PHY. */\r
 190                 prvConfigurePHY();\r
 191         }\r
 192         else\r
 193         {\r
 194                 lReturn = pdFAIL;\r
 195         }\r
 196 \r
 197         /* Check the link status. */\r
 198         if( lReturn == pdPASS )\r
 199         {\r
 200                 lReturn = prvSetupLinkStatus();\r
 201         }\r
 202 \r
 203         if( lReturn == pdPASS )\r
 204         {\r
 205                 /* Initialise uip_buf to ensure it points somewhere valid. */\r
 206                 uip_buf = prvGetNextBuffer();\r
 207 \r
 208                 /* Reset all interrupts */\r
 209                 EMAC->IntClear = ( INT_RX_OVERRUN | INT_RX_ERR | INT_RX_FIN | INT_RX_DONE | INT_TX_UNDERRUN | INT_TX_ERR | INT_TX_FIN | INT_TX_DONE | INT_SOFT_INT | INT_WAKEUP );\r
 210 \r
 211                 /* Enable receive and transmit mode of MAC Ethernet core */\r
 212                 EMAC->Command |= ( CR_RX_EN | CR_TX_EN );\r
 213                 EMAC->MAC1 |= MAC1_REC_EN;\r
 214         }\r
 215 \r
 216         return lReturn;\r
 217 }\r
 218 /*-----------------------------------------------------------*/\r
 219 \r
 220 static unsigned char *prvGetNextBuffer( void )\r
 221 {\r
 222 long x;\r
 223 unsigned char *pucReturn = NULL;\r
 224 unsigned long ulAttempts = 0;\r
 225 \r
 226         while( pucReturn == NULL )\r
 227         {\r
 228                 /* Look through the buffers to find one that is not in use by\r
 229                 anything else. */\r
 230                 for( x = 0; x < ETH_NUM_BUFFERS; x++ )\r
 231                 {\r
 232                         if( ucBufferInUse[ x ] == pdFALSE )\r
 233                         {\r
 234                                 ucBufferInUse[ x ] = pdTRUE;\r
 235                                 pucReturn = ( unsigned char * ) ETH_BUF( x );\r
 236                                 break;\r
 237                         }\r
 238                 }\r
 239 \r
 240                 /* Was a buffer found? */\r
 241                 if( pucReturn == NULL )\r
 242                 {\r
 243                         ulAttempts++;\r
 244 \r
 245                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 246                         {\r
 247                                 break;\r
 248                         }\r
 249 \r
 250                         /* Wait then look again. */\r
 251                         vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 252                 }\r
 253         }\r
 254 \r
 255         return pucReturn;\r
 256 }\r
 257 /*-----------------------------------------------------------*/\r
 258 \r
 259 static void prvInitDescriptors( void )\r
 260 {\r
 261 long x, lNextBuffer = 0;\r
 262 \r
 263         for( x = 0; x < NUM_RX_FRAG; x++ )\r
 264         {\r
 265                 /* Allocate the next Ethernet buffer to this descriptor. */\r
 266                 RX_DESC_PACKET( x ) = ETH_BUF( lNextBuffer );\r
 267                 RX_DESC_CTRL( x ) = RCTRL_INT | ( ETH_FRAG_SIZE - 1 );\r
 268                 RX_STAT_INFO( x ) = 0;\r
 269                 RX_STAT_HASHCRC( x ) = 0;\r
 270 \r
 271                 /* The Ethernet buffer is now in use. */\r
 272                 ucBufferInUse[ lNextBuffer ] = pdTRUE;\r
 273                 lNextBuffer++;\r
 274         }\r
 275 \r
 276         /* Set EMAC Receive Descriptor Registers. */\r
 277         EMAC->RxDescriptor = RX_DESC_BASE;\r
 278         EMAC->RxStatus = RX_STAT_BASE;\r
 279         EMAC->RxDescriptorNumber = NUM_RX_FRAG - 1;\r
 280 \r
 281         /* Rx Descriptors Point to 0 */\r
 282         EMAC->RxConsumeIndex = 0;\r
 283 \r
 284         /* A buffer is not allocated to the Tx descriptors until they are actually\r
 285         used. */\r
 286         for( x = 0; x < NUM_TX_FRAG; x++ )\r
 287         {\r
 288                 TX_DESC_PACKET( x ) = ( unsigned long ) NULL;\r
 289                 TX_DESC_CTRL( x ) = 0;\r
 290                 TX_STAT_INFO( x ) = 0;\r
 291         }\r
 292 \r
 293         /* Set EMAC Transmit Descriptor Registers. */\r
 294         EMAC->TxDescriptor = TX_DESC_BASE;\r
 295         EMAC->TxStatus = TX_STAT_BASE;\r
 296         EMAC->TxDescriptorNumber = NUM_TX_FRAG - 1;\r
 297 \r
 298         /* Tx Descriptors Point to 0 */\r
 299         EMAC->TxProduceIndex = 0;\r
 300 }\r
 301 /*-----------------------------------------------------------*/\r
 302 \r
 303 static void prvSetupEMACHardware( void )\r
 304 {\r
 305 unsigned short us;\r
 306 long x, lDummy;\r
 307 \r
 308         /* Enable P1 Ethernet Pins. */\r
 309         PINCON->PINSEL2 = emacPINSEL2_VALUE;\r
 310         PINCON->PINSEL3 = ( PINCON->PINSEL3 & ~0x0000000F ) | 0x00000005;\r
 311 \r
 312         /* Power Up the EMAC controller. */\r
 313         SC->PCONP |= PCONP_PCENET;\r
 314         vTaskDelay( emacSHORT_DELAY );\r
 315 \r
 316         /* Reset all EMAC internal modules. */\r
 317         EMAC->MAC1 = MAC1_RES_TX | MAC1_RES_MCS_TX | MAC1_RES_RX | MAC1_RES_MCS_RX | MAC1_SIM_RES | MAC1_SOFT_RES;\r
 318         EMAC->Command = CR_REG_RES | CR_TX_RES | CR_RX_RES | CR_PASS_RUNT_FRM;\r
 319 \r
 320         /* A short delay after reset. */\r
 321         vTaskDelay( emacSHORT_DELAY );\r
 322 \r
 323         /* Initialize MAC control registers. */\r
 324         EMAC->MAC1 = MAC1_PASS_ALL;\r
 325         EMAC->MAC2 = MAC2_CRC_EN | MAC2_PAD_EN;\r
 326         EMAC->MAXF = ETH_MAX_FLEN;\r
 327         EMAC->CLRT = CLRT_DEF;\r
 328         EMAC->IPGR = IPGR_DEF;\r
 329         EMAC->MCFG = emacDIV_44;\r
 330 \r
 331         /* Enable Reduced MII interface. */\r
 332         EMAC->Command = CR_RMII | CR_PASS_RUNT_FRM;\r
 333 \r
 334         /* Reset Reduced MII Logic. */\r
 335         EMAC->SUPP = SUPP_RES_RMII;\r
 336         vTaskDelay( emacSHORT_DELAY );\r
 337         EMAC->SUPP = 0;\r
 338 \r
 339         /* Put the PHY in reset mode */\r
 340         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 341         prvWritePHY( PHY_REG_BMCR, MCFG_RES_MII );\r
 342 \r
 343         /* Wait for hardware reset to end. */\r
 344         for( x = 0; x < 100; x++ )\r
 345         {\r
 346                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 347                 us = prvReadPHY( PHY_REG_BMCR, &lDummy );\r
 348                 if( !( us & MCFG_RES_MII ) )\r
 349                 {\r
 350                         /* Reset complete */\r
 351                         break;\r
 352                 }\r
 353         }\r
 354 }\r
 355 /*-----------------------------------------------------------*/\r
 356 \r
 357 static void prvConfigurePHY( void )\r
 358 {\r
 359 unsigned short us;\r
 360 long x, lDummy;\r
 361 \r
 362         /* Auto negotiate the configuration. */\r
 363         if( prvWritePHY( PHY_REG_BMCR, PHY_AUTO_NEG ) )\r
 364         {\r
 365                 vTaskDelay( emacSHORT_DELAY * 5 );\r
 366 \r
 367                 for( x = 0; x < 10; x++ )\r
 368                 {\r
 369                         us = prvReadPHY( PHY_REG_BMSR, &lDummy );\r
 370 \r
 371                         if( us & PHY_AUTO_NEG_COMPLETE )\r
 372                         {\r
 373                                 break;\r
 374                         }\r
 375 \r
 376                         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 377                 }\r
 378         }\r
 379 }\r
 380 /*-----------------------------------------------------------*/\r
 381 \r
 382 static long prvSetupLinkStatus( void )\r
 383 {\r
 384 long lReturn = pdFAIL, x;\r
 385 unsigned short usLinkStatus;\r
 386 \r
 387         /* Wait with timeout for the link to be established. */\r
 388         for( x = 0; x < 10; x++ )\r
 389         {\r
 390                 usLinkStatus = prvReadPHY( PHY_CTRLER, &lReturn );\r
 391                 if( usLinkStatus != 0x00 )\r
 392                 {\r
 393                         /* Link is established. */\r
 394                         lReturn = pdPASS;\r
 395                         break;\r
 396                 }\r
 397 \r
 398         vTaskDelay( emacWAIT_FOR_LINK_TO_ESTABLISH );\r
 399         }\r
 400 \r
 401         if( lReturn == pdPASS )\r
 402         {\r
 403                 /* Configure Full/Half Duplex mode. */\r
 404                 if( usLinkStatus & emacFULL_DUPLEX_ENABLED )\r
 405                 {\r
 406                         /* Full duplex is enabled. */\r
 407                         EMAC->MAC2 |= MAC2_FULL_DUP;\r
 408                         EMAC->Command |= CR_FULL_DUP;\r
 409                         EMAC->IPGT = IPGT_FULL_DUP;\r
 410                 }\r
 411                 else\r
 412                 {\r
 413                         /* Half duplex mode. */\r
 414                         EMAC->IPGT = IPGT_HALF_DUP;\r
 415                 }\r
 416 \r
 417                 /* Configure 100MBit/10MBit mode. */\r
 418                 if( usLinkStatus & emac10BASE_T_MODE )\r
 419                 {\r
 420                         /* 10MBit mode. */\r
 421                         EMAC->SUPP = 0;\r
 422                 }\r
 423                 else\r
 424                 {\r
 425                         /* 100MBit mode. */\r
 426                         EMAC->SUPP = SUPP_SPEED;\r
 427                 }\r
 428         }\r
 429 \r
 430         return lReturn;\r
 431 }\r
 432 /*-----------------------------------------------------------*/\r
 433 \r
 434 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 435 {\r
 436 unsigned long ul;\r
 437 \r
 438         /* Return a buffer to the pool of free buffers. */\r
 439         for( ul = 0; ul < ETH_NUM_BUFFERS; ul++ )\r
 440         {\r
 441                 if( ETH_BUF( ul ) == ( unsigned long ) pucBuffer )\r
 442                 {\r
 443                         ucBufferInUse[ ul ] = pdFALSE;\r
 444                         break;\r
 445                 }\r
 446         }\r
 447 }\r
 448 /*-----------------------------------------------------------*/\r
 449 \r
 450 unsigned long ulGetEMACRxData( void )\r
 451 {\r
 452 unsigned long ulLen = 0;\r
 453 long lIndex;\r
 454 \r
 455         if( EMAC->RxProduceIndex != EMAC->RxConsumeIndex )\r
 456         {\r
 457                 /* Mark the current buffer as free as uip_buf is going to be set to\r
 458                 the buffer that contains the received data. */\r
 459                 prvReturnBuffer( uip_buf );\r
 460 \r
 461                 ulLen = ( RX_STAT_INFO( EMAC->RxConsumeIndex ) & RINFO_SIZE ) - 3;\r
 462                 uip_buf = ( unsigned char * ) RX_DESC_PACKET( EMAC->RxConsumeIndex );\r
 463 \r
 464                 /* Allocate a new buffer to the descriptor. */\r
 465         RX_DESC_PACKET( EMAC->RxConsumeIndex ) = ( unsigned long ) prvGetNextBuffer();\r
 466 \r
 467                 /* Move the consume index onto the next position, ensuring it wraps to\r
 468                 the beginning at the appropriate place. */\r
 469                 lIndex = EMAC->RxConsumeIndex;\r
 470 \r
 471                 lIndex++;\r
 472                 if( lIndex >= NUM_RX_FRAG )\r
 473                 {\r
 474                         lIndex = 0;\r
 475                 }\r
 476 \r
 477                 EMAC->RxConsumeIndex = lIndex;\r
 478         }\r
 479 \r
 480         return ulLen;\r
 481 }\r
 482 /*-----------------------------------------------------------*/\r
 483 \r
 484 void vSendEMACTxData( unsigned short usTxDataLen )\r
 485 {\r
 486 unsigned long ulAttempts = 0UL;\r
 487 \r
 488         /* Check to see if the Tx descriptor is free, indicated by its buffer being\r
 489         NULL. */\r
 490         while( TX_DESC_PACKET( emacTX_DESC_INDEX ) != ( unsigned long ) NULL )\r
 491         {\r
 492                 /* Wait for the Tx descriptor to become available. */\r
 493                 vTaskDelay( emacBUFFER_WAIT_DELAY );\r
 494 \r
 495                 ulAttempts++;\r
 496                 if( ulAttempts > emacBUFFER_WAIT_ATTEMPTS )\r
 497                 {\r
 498                         /* Something has gone wrong as the Tx descriptor is still in use.\r
 499                         Clear it down manually, the data it was sending will probably be\r
 500                         lost. */\r
 501                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 502                         break;\r
 503                 }\r
 504         }\r
 505 \r
 506         /* Setup the Tx descriptor for transmission.  Remember the length of the\r
 507         data being sent so the second descriptor can be used to send it again from\r
 508         within the ISR. */\r
 509         usSendLen = usTxDataLen;\r
 510         TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) uip_buf;\r
 511         TX_DESC_CTRL( emacTX_DESC_INDEX ) = ( usTxDataLen | TCTRL_LAST | TCTRL_INT );\r
 512         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX + 1 );\r
 513 \r
 514         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer. */\r
 515         uip_buf = prvGetNextBuffer();\r
 516 }\r
 517 /*-----------------------------------------------------------*/\r
 518 \r
 519 static long prvWritePHY( long lPhyReg, long lValue )\r
 520 {\r
 521 const long lMaxTime = 10;\r
 522 long x;\r
 523 \r
 524         EMAC->MADR = KS8721_DEF_ADR | lPhyReg;\r
 525         EMAC->MWTD = lValue;\r
 526 \r
 527         x = 0;\r
 528         for( x = 0; x < lMaxTime; x++ )\r
 529         {\r
 530                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 531                 {\r
 532                         /* Operation has finished. */\r
 533                         break;\r
 534                 }\r
 535 \r
 536                 vTaskDelay( emacSHORT_DELAY );\r
 537         }\r
 538 \r
 539         if( x < lMaxTime )\r
 540         {\r
 541                 return pdPASS;\r
 542         }\r
 543         else\r
 544         {\r
 545                 return pdFAIL;\r
 546         }\r
 547 }\r
 548 /*-----------------------------------------------------------*/\r
 549 \r
 550 static unsigned short prvReadPHY( unsigned char ucPhyReg, long *plStatus )\r
 551 {\r
 552 long x;\r
 553 const long lMaxTime = 10;\r
 554 \r
 555         EMAC->MADR = KS8721_DEF_ADR | ucPhyReg;\r
 556         EMAC->MCMD = MCMD_READ;\r
 557 \r
 558         for( x = 0; x < lMaxTime; x++ )\r
 559         {\r
 560                 /* Operation has finished. */\r
 561                 if( ( EMAC->MIND & MIND_BUSY ) == 0 )\r
 562                 {\r
 563                         break;\r
 564                 }\r
 565 \r
 566                 vTaskDelay( emacSHORT_DELAY );\r
 567         }\r
 568 \r
 569         EMAC->MCMD = 0;\r
 570 \r
 571         if( x >= lMaxTime )\r
 572         {\r
 573                 *plStatus = pdFAIL;\r
 574         }\r
 575 \r
 576         return( EMAC->MRDD );\r
 577 }\r
 578 /*-----------------------------------------------------------*/\r
 579 \r
 580 void vEMAC_ISR( void )\r
 581 {\r
 582 unsigned long ulStatus;\r
 583 long lHigherPriorityTaskWoken = pdFALSE;\r
 584 \r
 585         ulStatus = EMAC->IntStatus;\r
 586 \r
 587         /* Clear the interrupt. */\r
 588         EMAC->IntClear = ulStatus;\r
 589 \r
 590         if( ulStatus & INT_RX_DONE )\r
 591         {\r
 592                 /* Ensure the uIP task is not blocked as data has arrived. */\r
 593                 xSemaphoreGiveFromISR( xEMACSemaphore, &lHigherPriorityTaskWoken );\r
 594         }\r
 595 \r
 596         if( ulStatus & INT_TX_DONE )\r
 597         {\r
 598                 if( usSendLen > 0 )\r
 599                 {\r
 600                         /* Send the data again, using the second descriptor.  As there are\r
 601                         only two descriptors the index is set back to 0. */\r
 602                         TX_DESC_PACKET( ( emacTX_DESC_INDEX + 1 ) ) = TX_DESC_PACKET( emacTX_DESC_INDEX );\r
 603                         TX_DESC_CTRL( ( emacTX_DESC_INDEX + 1 ) ) = ( usSendLen | TCTRL_LAST | TCTRL_INT );\r
 604                         EMAC->TxProduceIndex = ( emacTX_DESC_INDEX );\r
 605 \r
 606                         /* This is the second Tx so set usSendLen to 0 to indicate that the\r
 607                         Tx descriptors will be free again. */\r
 608                         usSendLen = 0UL;\r
 609                 }\r
 610                 else\r
 611                 {\r
 612                         /* The Tx buffer is no longer required. */\r
 613                         prvReturnBuffer( ( unsigned char * ) TX_DESC_PACKET( emacTX_DESC_INDEX ) );\r
 614             TX_DESC_PACKET( emacTX_DESC_INDEX ) = ( unsigned long ) NULL;\r
 615                 }\r
 616         }\r
 617 \r
 618         portEND_SWITCHING_ISR( lHigherPriorityTaskWoken );\r
 619 }\r