git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M0+_Atmel_SAMD20_XPlained/RTOSDemo/src/ASF/sam0/utils/cmsis/samd20/include/instance/instance_gclk.h

   1 /**\r
   2  * \file\r
   3  *\r
   4  * \brief Instance description for GCLK\r
   5  *\r
   6  * Copyright (c) 2013 Atmel Corporation. All rights reserved.\r
   7  *\r
   8  * \asf_license_start\r
   9  *\r
  10  * \page License\r
  11  *\r
  12  * Redistribution and use in source and binary forms, with or without\r
  13  * modification, are permitted provided that the following conditions are met:\r
  14  *\r
  15  * 1. Redistributions of source code must retain the above copyright notice,\r
  16  *    this list of conditions and the following disclaimer.\r
  17  *\r
  18  * 2. Redistributions in binary form must reproduce the above copyright notice,\r
  19  *    this list of conditions and the following disclaimer in the documentation\r
  20  *    and/or other materials provided with the distribution.\r
  21  *\r
  22  * 3. The name of Atmel may not be used to endorse or promote products derived\r
  23  *    from this software without specific prior written permission.\r
  24  *\r
  25  * 4. This software may only be redistributed and used in connection with an\r
  26  *    Atmel microcontroller product.\r
  27  *\r
  28  * THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR IMPLIED\r
  29  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  30  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  31  * EXPRESSLY AND SPECIFICALLY DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR\r
  32  * ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\r
  33  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS\r
  34  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)\r
  35  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT,\r
  36  * STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r
  37  * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r
  38  * POSSIBILITY OF SUCH DAMAGE.\r
  39  *\r
  40  * \asf_license_stop\r
  41  *\r
  42  */\r
  43 \r
  44 #ifndef _SAMD20_GCLK_INSTANCE_\r
  45 #define _SAMD20_GCLK_INSTANCE_\r
  46 \r
  47 /* ========== Register definition for GCLK peripheral ========== */\r
  48 #if (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  49 #define REG_GCLK_CTRL              (0x40000C00U) /**< \brief (GCLK) Control Register */\r
  50 #define REG_GCLK_STATUS            (0x40000C01U) /**< \brief (GCLK) Status Register */\r
  51 #define REG_GCLK_CLKCTRL           (0x40000C02U) /**< \brief (GCLK) Generic Clock Control Register */\r
  52 #define REG_GCLK_GENCTRL           (0x40000C04U) /**< \brief (GCLK) Generic Clock Generator Control Register */\r
  53 #define REG_GCLK_GENDIV            (0x40000C08U) /**< \brief (GCLK) Generic Clock Generator Division Register */\r
  54 #else\r
  55 #define REG_GCLK_CTRL              (*(RwReg8 *)0x40000C00U) /**< \brief (GCLK) Control Register */\r
  56 #define REG_GCLK_STATUS            (*(RoReg8 *)0x40000C01U) /**< \brief (GCLK) Status Register */\r
  57 #define REG_GCLK_CLKCTRL           (*(RwReg16*)0x40000C02U) /**< \brief (GCLK) Generic Clock Control Register */\r
  58 #define REG_GCLK_GENCTRL           (*(RwReg  *)0x40000C04U) /**< \brief (GCLK) Generic Clock Generator Control Register */\r
  59 #define REG_GCLK_GENDIV            (*(RwReg  *)0x40000C08U) /**< \brief (GCLK) Generic Clock Generator Division Register */\r
  60 #endif /* (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
  61 \r
  62 /* ========== Instance parameters for GCLK peripheral ========== */\r
  63 #define GCLK_GEN_NUM_MSB            7\r
  64 #define GCLK_GEN_SOURCE_NUM_MSB     7\r
  65 #define GCLK_MAX_DIV_BITS           16\r
  66 #define GCLK_NUM                    28\r
  67 #define GCLK_SOURCE_DFLL48M         7\r
  68 #define GCLK_SOURCE_GCLKGEN1        2\r
  69 #define GCLK_SOURCE_GCLKIN          1\r
  70 #define GCLK_SOURCE_OSCULP32K       3\r
  71 #define GCLK_SOURCE_OSC8M           6\r
  72 #define GCLK_SOURCE_OSC32K          4\r
  73 #define GCLK_SOURCE_XOSC            0\r
  74 #define GCLK_SOURCE_XOSC32K         5\r
  75 \r
  76 #endif /* _SAMD20_GCLK_INSTANCE_ */\r