git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M0+_Atmel_SAMD20_XPlained/RTOSDemo/src/ASF/sam0/utils/cmsis/samd20/include/instance/instance_pm.h

   1 /**\r
   2  * \file\r
   3  *\r
   4  * \brief Instance description for PM\r
   5  *\r
   6  * Copyright (c) 2013 Atmel Corporation. All rights reserved.\r
   7  *\r
   8  * \asf_license_start\r
   9  *\r
  10  * \page License\r
  11  *\r
  12  * Redistribution and use in source and binary forms, with or without\r
  13  * modification, are permitted provided that the following conditions are met:\r
  14  *\r
  15  * 1. Redistributions of source code must retain the above copyright notice,\r
  16  *    this list of conditions and the following disclaimer.\r
  17  *\r
  18  * 2. Redistributions in binary form must reproduce the above copyright notice,\r
  19  *    this list of conditions and the following disclaimer in the documentation\r
  20  *    and/or other materials provided with the distribution.\r
  21  *\r
  22  * 3. The name of Atmel may not be used to endorse or promote products derived\r
  23  *    from this software without specific prior written permission.\r
  24  *\r
  25  * 4. This software may only be redistributed and used in connection with an\r
  26  *    Atmel microcontroller product.\r
  27  *\r
  28  * THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR IMPLIED\r
  29  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  30  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  31  * EXPRESSLY AND SPECIFICALLY DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR\r
  32  * ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\r
  33  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS\r
  34  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)\r
  35  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT,\r
  36  * STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r
  37  * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r
  38  * POSSIBILITY OF SUCH DAMAGE.\r
  39  *\r
  40  * \asf_license_stop\r
  41  *\r
  42  */\r
  43 \r
  44 #ifndef _SAMD20_PM_INSTANCE_\r
  45 #define _SAMD20_PM_INSTANCE_\r
  46 \r
  47 /* ========== Register definition for PM peripheral ========== */\r
  48 #if (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  49 #define REG_PM_CTRL                (0x40000400U) /**< \brief (PM) Control Register */\r
  50 #define REG_PM_SLEEP               (0x40000401U) /**< \brief (PM) Sleep Register */\r
  51 #define REG_PM_CPUSEL              (0x40000408U) /**< \brief (PM) CPU Clock Select */\r
  52 #define REG_PM_APBASEL             (0x40000409U) /**< \brief (PM) APBA Clock Select */\r
  53 #define REG_PM_APBBSEL             (0x4000040AU) /**< \brief (PM) APBB Clock Select */\r
  54 #define REG_PM_APBCSEL             (0x4000040BU) /**< \brief (PM) APBC Clock Select */\r
  55 #define REG_PM_AHBMASK             (0x40000414U) /**< \brief (PM) AHB Mask */\r
  56 #define REG_PM_APBAMASK            (0x40000418U) /**< \brief (PM) APBA Mask */\r
  57 #define REG_PM_APBBMASK            (0x4000041CU) /**< \brief (PM) APBB Mask */\r
  58 #define REG_PM_APBCMASK            (0x40000420U) /**< \brief (PM) APBC Mask */\r
  59 #define REG_PM_INTENCLR            (0x40000434U) /**< \brief (PM) Interrupt Enable Clear Register */\r
  60 #define REG_PM_INTENSET            (0x40000435U) /**< \brief (PM) Interrupt Enable Set Register */\r
  61 #define REG_PM_INTFLAG             (0x40000436U) /**< \brief (PM) Interrupt Flag Status and Clear Register */\r
  62 #define REG_PM_RCAUSE              (0x40000438U) /**< \brief (PM) Reset Cause Register */\r
  63 #else\r
  64 #define REG_PM_CTRL                (*(RwReg8 *)0x40000400U) /**< \brief (PM) Control Register */\r
  65 #define REG_PM_SLEEP               (*(RwReg8 *)0x40000401U) /**< \brief (PM) Sleep Register */\r
  66 #define REG_PM_CPUSEL              (*(RwReg8 *)0x40000408U) /**< \brief (PM) CPU Clock Select */\r
  67 #define REG_PM_APBASEL             (*(RwReg8 *)0x40000409U) /**< \brief (PM) APBA Clock Select */\r
  68 #define REG_PM_APBBSEL             (*(RwReg8 *)0x4000040AU) /**< \brief (PM) APBB Clock Select */\r
  69 #define REG_PM_APBCSEL             (*(RwReg8 *)0x4000040BU) /**< \brief (PM) APBC Clock Select */\r
  70 #define REG_PM_AHBMASK             (*(RwReg  *)0x40000414U) /**< \brief (PM) AHB Mask */\r
  71 #define REG_PM_APBAMASK            (*(RwReg  *)0x40000418U) /**< \brief (PM) APBA Mask */\r
  72 #define REG_PM_APBBMASK            (*(RwReg  *)0x4000041CU) /**< \brief (PM) APBB Mask */\r
  73 #define REG_PM_APBCMASK            (*(RwReg  *)0x40000420U) /**< \brief (PM) APBC Mask */\r
  74 #define REG_PM_INTENCLR            (*(RwReg8 *)0x40000434U) /**< \brief (PM) Interrupt Enable Clear Register */\r
  75 #define REG_PM_INTENSET            (*(RwReg8 *)0x40000435U) /**< \brief (PM) Interrupt Enable Set Register */\r
  76 #define REG_PM_INTFLAG             (*(RwReg8 *)0x40000436U) /**< \brief (PM) Interrupt Flag Status and Clear Register */\r
  77 #define REG_PM_RCAUSE              (*(RoReg8 *)0x40000438U) /**< \brief (PM) Reset Cause Register */\r
  78 #endif /* (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
  79 \r
  80 /* ========== Instance parameters for PM peripheral ========== */\r
  81 #define PM_CTRL_MCSEL_DFLL48M       3\r
  82 #define PM_CTRL_MCSEL_GCLK          0\r
  83 #define PM_CTRL_MCSEL_OSC8M         1\r
  84 #define PM_CTRL_MCSEL_XOSC          2\r
  85 #define PM_PM_CLK_APB_NUM           2\r
  86 \r
  87 #endif /* _SAMD20_PM_INSTANCE_ */\r