git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M0+_LPC51U68_LPCXpresso/device/LPC51U68_features.h

   1 /*\r
   2 ** ###################################################################\r
   3 **     Version:             rev. 1.0, 2017-12-15\r
   4 **     Build:               b190225\r
   5 **\r
   6 **     Abstract:\r
   7 **         Chip specific module features.\r
   8 **\r
   9 **     Copyright 2016 Freescale Semiconductor, Inc.\r
  10 **     Copyright 2016-2019 NXP\r
  11 **     All rights reserved.\r
  12 **\r
  13 **     SPDX-License-Identifier: BSD-3-Clause\r
  14 **\r
  15 **     http:                 www.nxp.com\r
  16 **     mail:                 support@nxp.com\r
  17 **\r
  18 **     Revisions:\r
  19 **     - rev. 1.0 (2017-12-15)\r
  20 **         Initial version.\r
  21 **\r
  22 ** ###################################################################\r
  23 */\r
  24 \r
  25 #ifndef _LPC51U68_FEATURES_H_\r
  26 #define _LPC51U68_FEATURES_H_\r
  27 \r
  28 /* SOC module features */\r
  29 \r
  30 /* @brief ADC availability on the SoC. */\r
  31 #define FSL_FEATURE_SOC_ADC_COUNT (1)\r
  32 /* @brief ASYNC_SYSCON availability on the SoC. */\r
  33 #define FSL_FEATURE_SOC_ASYNC_SYSCON_COUNT (1)\r
  34 /* @brief CRC availability on the SoC. */\r
  35 #define FSL_FEATURE_SOC_CRC_COUNT (1)\r
  36 /* @brief CTIMER availability on the SoC. */\r
  37 #define FSL_FEATURE_SOC_CTIMER_COUNT (3)\r
  38 /* @brief DMA availability on the SoC. */\r
  39 #define FSL_FEATURE_SOC_DMA_COUNT (1)\r
  40 /* @brief FLEXCOMM availability on the SoC. */\r
  41 #define FSL_FEATURE_SOC_FLEXCOMM_COUNT (8)\r
  42 /* @brief FMC availability on the SoC. */\r
  43 #define FSL_FEATURE_SOC_FMC_COUNT (1)\r
  44 /* @brief GINT availability on the SoC. */\r
  45 #define FSL_FEATURE_SOC_GINT_COUNT (2)\r
  46 /* @brief GPIO availability on the SoC. */\r
  47 #define FSL_FEATURE_SOC_GPIO_COUNT (1)\r
  48 /* @brief I2C availability on the SoC. */\r
  49 #define FSL_FEATURE_SOC_I2C_COUNT (8)\r
  50 /* @brief I2S availability on the SoC. */\r
  51 #define FSL_FEATURE_SOC_I2S_COUNT (2)\r
  52 /* @brief INPUTMUX availability on the SoC. */\r
  53 #define FSL_FEATURE_SOC_INPUTMUX_COUNT (1)\r
  54 /* @brief IOCON availability on the SoC. */\r
  55 #define FSL_FEATURE_SOC_IOCON_COUNT (1)\r
  56 /* @brief MRT availability on the SoC. */\r
  57 #define FSL_FEATURE_SOC_MRT_COUNT (1)\r
  58 /* @brief PINT availability on the SoC. */\r
  59 #define FSL_FEATURE_SOC_PINT_COUNT (1)\r
  60 /* @brief RTC availability on the SoC. */\r
  61 #define FSL_FEATURE_SOC_RTC_COUNT (1)\r
  62 /* @brief SCT availability on the SoC. */\r
  63 #define FSL_FEATURE_SOC_SCT_COUNT (1)\r
  64 /* @brief SPI availability on the SoC. */\r
  65 #define FSL_FEATURE_SOC_SPI_COUNT (8)\r
  66 /* @brief SYSCON availability on the SoC. */\r
  67 #define FSL_FEATURE_SOC_SYSCON_COUNT (1)\r
  68 /* @brief USART availability on the SoC. */\r
  69 #define FSL_FEATURE_SOC_USART_COUNT (8)\r
  70 /* @brief USB availability on the SoC. */\r
  71 #define FSL_FEATURE_SOC_USB_COUNT (1)\r
  72 /* @brief UTICK availability on the SoC. */\r
  73 #define FSL_FEATURE_SOC_UTICK_COUNT (1)\r
  74 /* @brief WWDT availability on the SoC. */\r
  75 #define FSL_FEATURE_SOC_WWDT_COUNT (1)\r
  76 \r
  77 /* ADC module features */\r
  78 \r
  79 /* @brief Do not has input select (register INSEL). */\r
  80 #define FSL_FEATURE_ADC_HAS_NO_INSEL  (0)\r
  81 /* @brief Has ASYNMODE bitfile in CTRL reigster. */\r
  82 #define FSL_FEATURE_ADC_HAS_CTRL_ASYNMODE (1)\r
  83 /* @brief Has ASYNMODE bitfile in CTRL reigster. */\r
  84 #define FSL_FEATURE_ADC_HAS_CTRL_RESOL (1)\r
  85 /* @brief Has ASYNMODE bitfile in CTRL reigster. */\r
  86 #define FSL_FEATURE_ADC_HAS_CTRL_BYPASSCAL (1)\r
  87 /* @brief Has ASYNMODE bitfile in CTRL reigster. */\r
  88 #define FSL_FEATURE_ADC_HAS_CTRL_TSAMP (1)\r
  89 /* @brief Has ASYNMODE bitfile in CTRL reigster. */\r
  90 #define FSL_FEATURE_ADC_HAS_CTRL_LPWRMODE (0)\r
  91 /* @brief Has ASYNMODE bitfile in CTRL reigster. */\r
  92 #define FSL_FEATURE_ADC_HAS_CTRL_CALMODE (0)\r
  93 /* @brief Has startup register. */\r
  94 #define FSL_FEATURE_ADC_HAS_STARTUP_REG (1)\r
  95 /* @brief Has ADTrim register */\r
  96 #define FSL_FEATURE_ADC_HAS_TRIM_REG (0)\r
  97 /* @brief Has Calibration register. */\r
  98 #define FSL_FEATURE_ADC_HAS_CALIB_REG (1)\r
  99 \r
 100 /* DMA module features */\r
 101 \r
 102 /* @brief Number of channels */\r
 103 #define FSL_FEATURE_DMA_NUMBER_OF_CHANNELS (18)\r
 104 /* @brief Align size of DMA descriptor */\r
 105 #define FSL_FEATURE_DMA_DESCRIPTOR_ALIGN_SIZE (512)\r
 106 /* @brief DMA head link descriptor table align size */\r
 107 #define FSL_FEATURE_DMA_LINK_DESCRIPTOR_ALIGN_SIZE (16U)\r
 108 \r
 109 /* FLEXCOMM module features */\r
 110 \r
 111 /* @brief FLEXCOMM0 USART INDEX 0 */\r
 112 #define FSL_FEATURE_FLEXCOMM0_USART_INDEX  (0)\r
 113 /* @brief FLEXCOMM0 SPI INDEX 0 */\r
 114 #define FSL_FEATURE_FLEXCOMM0_SPI_INDEX  (0)\r
 115 /* @brief FLEXCOMM0 I2C INDEX 0 */\r
 116 #define FSL_FEATURE_FLEXCOMM0_I2C_INDEX  (0)\r
 117 /* @brief FLEXCOMM1 USART INDEX 1 */\r
 118 #define FSL_FEATURE_FLEXCOMM1_USART_INDEX  (1)\r
 119 /* @brief FLEXCOMM1 SPI INDEX 1 */\r
 120 #define FSL_FEATURE_FLEXCOMM1_SPI_INDEX  (1)\r
 121 /* @brief FLEXCOMM1 I2C INDEX 1 */\r
 122 #define FSL_FEATURE_FLEXCOMM1_I2C_INDEX  (1)\r
 123 /* @brief FLEXCOMM2 USART INDEX 2 */\r
 124 #define FSL_FEATURE_FLEXCOMM2_USART_INDEX  (2)\r
 125 /* @brief FLEXCOMM2 SPI INDEX 2 */\r
 126 #define FSL_FEATURE_FLEXCOMM2_SPI_INDEX  (2)\r
 127 /* @brief FLEXCOMM2 I2C INDEX 2 */\r
 128 #define FSL_FEATURE_FLEXCOMM2_I2C_INDEX  (2)\r
 129 /* @brief FLEXCOMM3 USART INDEX 3 */\r
 130 #define FSL_FEATURE_FLEXCOMM3_USART_INDEX  (3)\r
 131 /* @brief FLEXCOMM3 SPI INDEX 3 */\r
 132 #define FSL_FEATURE_FLEXCOMM3_SPI_INDEX  (3)\r
 133 /* @brief FLEXCOMM3 I2C INDEX 3 */\r
 134 #define FSL_FEATURE_FLEXCOMM3_I2C_INDEX  (3)\r
 135 /* @brief FLEXCOMM4 USART INDEX 4 */\r
 136 #define FSL_FEATURE_FLEXCOMM4_USART_INDEX  (4)\r
 137 /* @brief FLEXCOMM4 SPI INDEX 4 */\r
 138 #define FSL_FEATURE_FLEXCOMM4_SPI_INDEX  (4)\r
 139 /* @brief FLEXCOMM4 I2C INDEX 4 */\r
 140 #define FSL_FEATURE_FLEXCOMM4_I2C_INDEX  (4)\r
 141 /* @brief FLEXCOMM5 USART INDEX 5 */\r
 142 #define FSL_FEATURE_FLEXCOMM5_USART_INDEX  (5)\r
 143 /* @brief FLEXCOMM5 SPI INDEX 5 */\r
 144 #define FSL_FEATURE_FLEXCOMM5_SPI_INDEX  (5)\r
 145 /* @brief FLEXCOMM5 I2C INDEX 5 */\r
 146 #define FSL_FEATURE_FLEXCOMM5_I2C_INDEX  (5)\r
 147 /* @brief FLEXCOMM6 USART INDEX 6 */\r
 148 #define FSL_FEATURE_FLEXCOMM6_USART_INDEX  (6)\r
 149 /* @brief FLEXCOMM6 SPI INDEX 6 */\r
 150 #define FSL_FEATURE_FLEXCOMM6_SPI_INDEX  (6)\r
 151 /* @brief FLEXCOMM6 I2C INDEX 6 */\r
 152 #define FSL_FEATURE_FLEXCOMM6_I2C_INDEX  (6)\r
 153 /* @brief FLEXCOMM7 I2S INDEX 0 */\r
 154 #define FSL_FEATURE_FLEXCOMM6_I2S_INDEX  (0)\r
 155 /* @brief FLEXCOMM7 USART INDEX 7 */\r
 156 #define FSL_FEATURE_FLEXCOMM7_USART_INDEX  (7)\r
 157 /* @brief FLEXCOMM7 SPI INDEX 7 */\r
 158 #define FSL_FEATURE_FLEXCOMM7_SPI_INDEX  (7)\r
 159 /* @brief FLEXCOMM7 I2C INDEX 7 */\r
 160 #define FSL_FEATURE_FLEXCOMM7_I2C_INDEX  (7)\r
 161 /* @brief FLEXCOMM7 I2S INDEX 1 */\r
 162 #define FSL_FEATURE_FLEXCOMM7_I2S_INDEX  (1)\r
 163 /* @brief I2S has DMIC interconnection */\r
 164 #define FSL_FEATURE_FLEXCOMM_INSTANCE_I2S_HAS_DMIC_INTERCONNECTIONn(x) (0)\r
 165 \r
 166 /* I2S module features */\r
 167 \r
 168 /* @brief I2S support dual channel transfer */\r
 169 #define FSL_FEATURE_I2S_SUPPORT_SECONDARY_CHANNEL (0)\r
 170 /* @brief I2S has DMIC interconnection */\r
 171 #define FSL_FEATURE_FLEXCOMM_I2S_HAS_DMIC_INTERCONNECTION  (0)\r
 172 \r
 173 /* MRT module features */\r
 174 \r
 175 /* @brief number of channels. */\r
 176 #define FSL_FEATURE_MRT_NUMBER_OF_CHANNELS  (4)\r
 177 \r
 178 /* interrupt module features */\r
 179 \r
 180 /* @brief Lowest interrupt request number. */\r
 181 #define FSL_FEATURE_INTERRUPT_IRQ_MIN (-14)\r
 182 /* @brief Highest interrupt request number. */\r
 183 #define FSL_FEATURE_INTERRUPT_IRQ_MAX (105)\r
 184 \r
 185 /* PINT module features */\r
 186 \r
 187 /* @brief Number of connected outputs */\r
 188 #define FSL_FEATURE_PINT_NUMBER_OF_CONNECTED_OUTPUTS (4)\r
 189 \r
 190 /* RTC module features */\r
 191 \r
 192 /* @brief RTC has no reset control */\r
 193 #define FSL_FEATURE_RTC_HAS_NO_RESET (1)\r
 194 \r
 195 /* SCT module features */\r
 196 \r
 197 /* @brief Number of events */\r
 198 #define FSL_FEATURE_SCT_NUMBER_OF_EVENTS (10)\r
 199 /* @brief Number of states */\r
 200 #define FSL_FEATURE_SCT_NUMBER_OF_STATES (10)\r
 201 /* @brief Number of match capture */\r
 202 #define FSL_FEATURE_SCT_NUMBER_OF_MATCH_CAPTURE (10)\r
 203 /* @brief Number of outputs */\r
 204 #define FSL_FEATURE_SCT_NUMBER_OF_OUTPUTS (8)\r
 205 \r
 206 /* SYSCON module features */\r
 207 \r
 208 /* @brief Pointer to ROM IAP entry functions */\r
 209 #define FSL_FEATURE_SYSCON_IAP_ENTRY_LOCATION (0x03000205)\r
 210 /* @brief Flash page size in bytes */\r
 211 #define FSL_FEATURE_SYSCON_FLASH_PAGE_SIZE_BYTES (256)\r
 212 /* @brief Flash sector size in bytes */\r
 213 #define FSL_FEATURE_SYSCON_FLASH_SECTOR_SIZE_BYTES (32768)\r
 214 /* @brief Flash size in bytes */\r
 215 #define FSL_FEATURE_SYSCON_FLASH_SIZE_BYTES (262144)\r
 216 /* @brief IAP has Flash read & write function */\r
 217 #define FSL_FEATURE_IAP_HAS_FLASH_FUNCTION (1)\r
 218 /* @brief IAP has read Flash signature function  */\r
 219 #define FSL_FEATURE_IAP_HAS_FLASH_SIGNATURE_READ (1)\r
 220 /* @brief IAP has read extended Flash signature function */\r
 221 #define FSL_FEATURE_IAP_HAS_FLASH_EXTENDED_SIGNATURE_READ (0)\r
 222 \r
 223 /* SysTick module features */\r
 224 \r
 225 /* @brief Systick has external reference clock. */\r
 226 #define FSL_FEATURE_SYSTICK_HAS_EXT_REF (0)\r
 227 /* @brief Systick external reference clock is core clock divided by this value. */\r
 228 #define FSL_FEATURE_SYSTICK_EXT_REF_CORE_DIV (0)\r
 229 \r
 230 /* USB module features */\r
 231 \r
 232 /* @brief Number of the endpoint in USB FS */\r
 233 #define FSL_FEATURE_USB_EP_NUM (5)\r
 234 \r
 235 #endif /* _LPC51U68_FEATURES_H_ */\r
 236 \r