git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M0+_LPC51U68_LPCXpresso/drivers/fsl_common.c

   1 /*\r
   2  * Copyright (c) 2015-2016, Freescale Semiconductor, Inc.\r
   3  * Copyright 2016-2018 NXP\r
   4  * All rights reserved.\r
   5  *\r
   6  *\r
   7  * SPDX-License-Identifier: BSD-3-Clause\r
   8  */\r
   9 \r
  10 #include "fsl_common.h"\r
  11 #define SDK_MEM_MAGIC_NUMBER 12345U\r
  12 \r
  13 typedef struct _mem_align_control_block\r
  14 {\r
  15     uint16_t identifier; /*!< Identifier for the memory control block. */\r
  16     uint16_t offset;     /*!< offset from aligned address to real address */\r
  17 } mem_align_cb_t;\r
  18 \r
  19 /* Component ID definition, used by tools. */\r
  20 #ifndef FSL_COMPONENT_ID\r
  21 #define FSL_COMPONENT_ID "platform.drivers.common"\r
  22 #endif\r
  23 \r
  24 #ifndef __GIC_PRIO_BITS\r
  25 #if defined(ENABLE_RAM_VECTOR_TABLE)\r
  26 uint32_t InstallIRQHandler(IRQn_Type irq, uint32_t irqHandler)\r
  27 {\r
  28 /* Addresses for VECTOR_TABLE and VECTOR_RAM come from the linker file */\r
  29 #if defined(__CC_ARM) || defined(__ARMCC_VERSION)\r
  30     extern uint32_t Image$$VECTOR_ROM$$Base[];\r
  31     extern uint32_t Image$$VECTOR_RAM$$Base[];\r
  32     extern uint32_t Image$$RW_m_data$$Base[];\r
  33 \r
  34 #define __VECTOR_TABLE Image$$VECTOR_ROM$$Base\r
  35 #define __VECTOR_RAM Image$$VECTOR_RAM$$Base\r
  36 #define __RAM_VECTOR_TABLE_SIZE (((uint32_t)Image$$RW_m_data$$Base - (uint32_t)Image$$VECTOR_RAM$$Base))\r
  37 #elif defined(__ICCARM__)\r
  38     extern uint32_t __RAM_VECTOR_TABLE_SIZE[];\r
  39     extern uint32_t __VECTOR_TABLE[];\r
  40     extern uint32_t __VECTOR_RAM[];\r
  41 #elif defined(__GNUC__)\r
  42     extern uint32_t __VECTOR_TABLE[];\r
  43     extern uint32_t __VECTOR_RAM[];\r
  44     extern uint32_t __RAM_VECTOR_TABLE_SIZE_BYTES[];\r
  45     uint32_t __RAM_VECTOR_TABLE_SIZE = (uint32_t)(__RAM_VECTOR_TABLE_SIZE_BYTES);\r
  46 #endif /* defined(__CC_ARM) || defined(__ARMCC_VERSION) */\r
  47     uint32_t n;\r
  48     uint32_t ret;\r
  49     uint32_t irqMaskValue;\r
  50 \r
  51     irqMaskValue = DisableGlobalIRQ();\r
  52     if (SCB->VTOR != (uint32_t)__VECTOR_RAM)\r
  53     {\r
  54         /* Copy the vector table from ROM to RAM */\r
  55         for (n = 0; n < ((uint32_t)__RAM_VECTOR_TABLE_SIZE) / sizeof(uint32_t); n++)\r
  56         {\r
  57             __VECTOR_RAM[n] = __VECTOR_TABLE[n];\r
  58         }\r
  59         /* Point the VTOR to the position of vector table */\r
  60         SCB->VTOR = (uint32_t)__VECTOR_RAM;\r
  61     }\r
  62 \r
  63     ret = __VECTOR_RAM[irq + 16];\r
  64     /* make sure the __VECTOR_RAM is noncachable */\r
  65     __VECTOR_RAM[irq + 16] = irqHandler;\r
  66 \r
  67     EnableGlobalIRQ(irqMaskValue);\r
  68 \r
  69 /* Add for ARM errata 838869, affects Cortex-M4, Cortex-M4F Store immediate overlapping\r
  70   exception return operation might vector to incorrect interrupt */\r
  71 #if defined __CORTEX_M && (__CORTEX_M == 4U)\r
  72     __DSB();\r
  73 #endif\r
  74 \r
  75     return ret;\r
  76 }\r
  77 #endif /* ENABLE_RAM_VECTOR_TABLE. */\r
  78 #endif /* __GIC_PRIO_BITS. */\r
  79 \r
  80 #if (defined(FSL_FEATURE_SOC_SYSCON_COUNT) && (FSL_FEATURE_SOC_SYSCON_COUNT > 0))\r
  81 #if !(defined(FSL_FEATURE_SYSCON_STARTER_DISCONTINUOUS) && FSL_FEATURE_SYSCON_STARTER_DISCONTINUOUS)\r
  82 \r
  83 void EnableDeepSleepIRQ(IRQn_Type interrupt)\r
  84 {\r
  85     uint32_t intNumber = (uint32_t)interrupt;\r
  86 \r
  87     uint32_t index = 0;\r
  88 \r
  89     while (intNumber >= 32u)\r
  90     {\r
  91         index++;\r
  92         intNumber -= 32u;\r
  93     }\r
  94 \r
  95     SYSCON->STARTERSET[index] = 1u << intNumber;\r
  96     EnableIRQ(interrupt); /* also enable interrupt at NVIC */\r
  97 }\r
  98 \r
  99 void DisableDeepSleepIRQ(IRQn_Type interrupt)\r
 100 {\r
 101     uint32_t intNumber = (uint32_t)interrupt;\r
 102 \r
 103     DisableIRQ(interrupt); /* also disable interrupt at NVIC */\r
 104     uint32_t index = 0;\r
 105 \r
 106     while (intNumber >= 32u)\r
 107     {\r
 108         index++;\r
 109         intNumber -= 32u;\r
 110     }\r
 111 \r
 112     SYSCON->STARTERCLR[index] = 1u << intNumber;\r
 113 }\r
 114 #endif /* FSL_FEATURE_SYSCON_STARTER_DISCONTINUOUS */\r
 115 #endif /* FSL_FEATURE_SOC_SYSCON_COUNT */\r
 116 \r
 117 void *SDK_Malloc(size_t size, size_t alignbytes)\r
 118 {\r
 119     mem_align_cb_t *p_cb = NULL;\r
 120     uint32_t alignedsize = SDK_SIZEALIGN(size, alignbytes) + alignbytes + sizeof(mem_align_cb_t);\r
 121     void *p_align_addr, *p_addr = malloc(alignedsize);\r
 122 \r
 123     if (!p_addr)\r
 124     {\r
 125         return NULL;\r
 126     }\r
 127 \r
 128     p_align_addr = (void *)SDK_SIZEALIGN((uint32_t)p_addr + sizeof(mem_align_cb_t), alignbytes);\r
 129 \r
 130     p_cb             = (mem_align_cb_t *)((uint32_t)p_align_addr - 4U);\r
 131     p_cb->identifier = SDK_MEM_MAGIC_NUMBER;\r
 132     p_cb->offset     = (uint32_t)p_align_addr - (uint32_t)p_addr;\r
 133 \r
 134     return (void *)p_align_addr;\r
 135 }\r
 136 \r
 137 void SDK_Free(void *ptr)\r
 138 {\r
 139     mem_align_cb_t *p_cb = (mem_align_cb_t *)((uint32_t)ptr - 4U);\r
 140 \r
 141     if (p_cb->identifier != SDK_MEM_MAGIC_NUMBER)\r
 142     {\r
 143         return;\r
 144     }\r
 145 \r
 146     free((void *)((uint32_t)ptr - p_cb->offset));\r
 147 }\r