git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M0_STM32F0518_IAR/RegTest.s

   1 /*\r
   2     FreeRTOS V8.1.0 - Copyright (C) 2014 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66         RSEG    CODE:CODE(2)\r
  67         thumb\r
  68 \r
  69         EXTERN ulRegTest1LoopCounter\r
  70         EXTERN ulRegTest2LoopCounter\r
  71 \r
  72         PUBLIC vRegTest1Task\r
  73         PUBLIC vRegTest2Task\r
  74 \r
  75 /*-----------------------------------------------------------*/\r
  76 vRegTest1Task\r
  77 \r
  78         /* Fill the core registers with known values.  This is only done once. */\r
  79         movs r1, #101\r
  80         movs r2, #102\r
  81         movs r3, #103\r
  82         movs r4, #104\r
  83         movs r5, #105\r
  84         movs r6, #106\r
  85         movs r7, #107\r
  86         movs r0, #108\r
  87         mov      r8, r0\r
  88         movs r0, #109\r
  89         mov  r9, r0\r
  90         movs r0, #110\r
  91         mov      r10, r0\r
  92         movs r0, #111\r
  93         mov      r11, r0\r
  94         movs r0, #112\r
  95         mov  r12, r0\r
  96         movs r0, #100\r
  97 \r
  98 reg1_loop\r
  99         /* Repeatedly check that each register still contains the value written to\r
 100         it when the task started. */\r
 101         cmp     r0, #100\r
 102         bne     reg1_error_loop\r
 103         cmp     r1, #101\r
 104         bne     reg1_error_loop\r
 105         cmp     r2, #102\r
 106         bne     reg1_error_loop\r
 107         cmp r3, #103\r
 108         bne     reg1_error_loop\r
 109         cmp     r4, #104\r
 110         bne     reg1_error_loop\r
 111         cmp     r5, #105\r
 112         bne     reg1_error_loop\r
 113         cmp     r6, #106\r
 114         bne     reg1_error_loop\r
 115         cmp     r7, #107\r
 116         bne     reg1_error_loop\r
 117         movs r0, #108\r
 118         cmp     r8, r0\r
 119         bne     reg1_error_loop\r
 120         movs r0, #109\r
 121         cmp     r9, r0\r
 122         bne     reg1_error_loop\r
 123         movs r0, #110\r
 124         cmp     r10, r0\r
 125         bne     reg1_error_loop\r
 126         movs r0, #111\r
 127         cmp     r11, r0\r
 128         bne     reg1_error_loop\r
 129         movs r0, #112\r
 130         cmp     r12, r0\r
 131         bne     reg1_error_loop\r
 132 \r
 133         /* Everything passed, increment the loop counter. */\r
 134         push { r1 }\r
 135         ldr     r0, =ulRegTest1LoopCounter\r
 136         ldr r1, [r0]\r
 137         adds r1, r1, #1\r
 138         str r1, [r0]\r
 139         pop { r1 }\r
 140 \r
 141         /* Start again. */\r
 142         movs r0, #100\r
 143         b reg1_loop\r
 144 \r
 145 reg1_error_loop\r
 146         /* If this line is hit then there was an error in a core register value.\r
 147         The loop ensures the loop counter stops incrementing. */\r
 148         b reg1_error_loop\r
 149         nop\r
 150 \r
 151 \r
 152 \r
 153 vRegTest2Task\r
 154 \r
 155         /* Fill the core registers with known values.  This is only done once. */\r
 156         movs r1, #1\r
 157         movs r2, #2\r
 158         movs r3, #3\r
 159         movs r4, #4\r
 160         movs r5, #5\r
 161         movs r6, #6\r
 162         movs r7, #7\r
 163         movs r0, #8\r
 164         mov     r8, r0\r
 165         movs r0, #9\r
 166         mov r9, r0\r
 167         movs r0, #10\r
 168         mov     r10, r0\r
 169         movs r0, #11\r
 170         mov     r11, r0\r
 171         movs r0, #12\r
 172         mov r12, r0\r
 173         movs r0, #10\r
 174 \r
 175 reg2_loop\r
 176         /* Repeatedly check that each register still contains the value written to\r
 177         it when the task started. */\r
 178         cmp     r0, #10\r
 179         bne     reg2_error_loop\r
 180         cmp     r1, #1\r
 181         bne     reg2_error_loop\r
 182         cmp     r2, #2\r
 183         bne     reg2_error_loop\r
 184         cmp r3, #3\r
 185         bne     reg2_error_loop\r
 186         cmp     r4, #4\r
 187         bne     reg2_error_loop\r
 188         cmp     r5, #5\r
 189         bne     reg2_error_loop\r
 190         cmp     r6, #6\r
 191         bne     reg2_error_loop\r
 192         cmp     r7, #7\r
 193         bne     reg2_error_loop\r
 194         movs r0, #8\r
 195         cmp     r8, r0\r
 196         bne     reg2_error_loop\r
 197         movs r0, #9\r
 198         cmp     r9, r0\r
 199         bne     reg2_error_loop\r
 200         movs r0, #10\r
 201         cmp     r10, r0\r
 202         bne     reg2_error_loop\r
 203         movs r0, #11\r
 204         cmp     r11, r0\r
 205         bne     reg2_error_loop\r
 206         movs r0, #12\r
 207         cmp     r12, r0\r
 208         bne     reg2_error_loop\r
 209 \r
 210         /* Everything passed, increment the loop counter. */\r
 211         push { r1 }\r
 212         ldr     r0, =ulRegTest2LoopCounter\r
 213         ldr r1, [r0]\r
 214         adds r1, r1, #1\r
 215         str r1, [r0]\r
 216         pop { r1 }\r
 217 \r
 218         /* Start again. */\r
 219         movs r0, #10\r
 220         b reg2_loop\r
 221 \r
 222 reg2_error_loop\r
 223         /* If this line is hit then there was an error in a core register value.\r
 224         The loop ensures the loop counter stops incrementing. */\r
 225         b reg2_error_loop\r
 226         nop\r
 227 \r
 228         END\r