git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M0_STM32F0518_IAR/RegTest.s

   1 /*\r
   2     FreeRTOS V7.3.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT \r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  33     distribute a combined work that includes FreeRTOS without being obliged to\r
  34     provide the source code for proprietary components outside of the FreeRTOS\r
  35     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  36     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  37     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  38     more details. You should have received a copy of the GNU General Public\r
  39     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  40     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  41     by writing to Richard Barry, contact details for whom are available on the\r
  42     FreeRTOS WEB site.\r
  43 \r
  44     1 tab == 4 spaces!\r
  45     \r
  46     ***************************************************************************\r
  47      *                                                                       *\r
  48      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  49      *    not run, what could be wrong?"                                     *\r
  50      *                                                                       *\r
  51      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  52      *                                                                       *\r
  53     ***************************************************************************\r
  54 \r
  55     \r
  56     http://www.FreeRTOS.org - Documentation, training, latest versions, license \r
  57     and contact details.  \r
  58     \r
  59     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  60     including FreeRTOS+Trace - an indispensable productivity tool.\r
  61 \r
  62     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  63     the code with commercial support, indemnification, and middleware, under \r
  64     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  65     provide a safety engineered and independently SIL3 certified version under \r
  66     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  67 */\r
  68 \r
  69         RSEG    CODE:CODE(2)\r
  70         thumb\r
  71 \r
  72         EXTERN ulRegTest1LoopCounter\r
  73         EXTERN ulRegTest2LoopCounter\r
  74 \r
  75         PUBLIC vRegTest1Task\r
  76         PUBLIC vRegTest2Task\r
  77 \r
  78 /*-----------------------------------------------------------*/\r
  79 vRegTest1Task\r
  80 \r
  81         /* Fill the core registers with known values.  This is only done once. */\r
  82         movs r1, #101\r
  83         movs r2, #102\r
  84         movs r3, #103\r
  85         movs r4, #104\r
  86         movs r5, #105\r
  87         movs r6, #106\r
  88         movs r7, #107\r
  89         movs r0, #108\r
  90         mov      r8, r0\r
  91         movs r0, #109\r
  92         mov  r9, r0\r
  93         movs r0, #110\r
  94         mov      r10, r0\r
  95         movs r0, #111\r
  96         mov      r11, r0\r
  97         movs r0, #112\r
  98         mov  r12, r0\r
  99         movs r0, #100\r
 100 \r
 101 reg1_loop\r
 102         /* Repeatedly check that each register still contains the value written to\r
 103         it when the task started. */\r
 104         cmp     r0, #100\r
 105         bne     reg1_error_loop\r
 106         cmp     r1, #101\r
 107         bne     reg1_error_loop\r
 108         cmp     r2, #102\r
 109         bne     reg1_error_loop\r
 110         cmp r3, #103\r
 111         bne     reg1_error_loop\r
 112         cmp     r4, #104\r
 113         bne     reg1_error_loop\r
 114         cmp     r5, #105\r
 115         bne     reg1_error_loop\r
 116         cmp     r6, #106\r
 117         bne     reg1_error_loop\r
 118         cmp     r7, #107\r
 119         bne     reg1_error_loop\r
 120         movs r0, #108\r
 121         cmp     r8, r0\r
 122         bne     reg1_error_loop\r
 123         movs r0, #109\r
 124         cmp     r9, r0\r
 125         bne     reg1_error_loop\r
 126         movs r0, #110\r
 127         cmp     r10, r0\r
 128         bne     reg1_error_loop\r
 129         movs r0, #111\r
 130         cmp     r11, r0\r
 131         bne     reg1_error_loop\r
 132         movs r0, #112\r
 133         cmp     r12, r0\r
 134         bne     reg1_error_loop\r
 135 \r
 136         /* Everything passed, increment the loop counter. */\r
 137         push { r1 }\r
 138         ldr     r0, =ulRegTest1LoopCounter\r
 139         ldr r1, [r0]\r
 140         adds r1, r1, #1\r
 141         str r1, [r0]\r
 142         pop { r1 }\r
 143 \r
 144         /* Start again. */\r
 145         movs r0, #100\r
 146         b reg1_loop\r
 147 \r
 148 reg1_error_loop\r
 149         /* If this line is hit then there was an error in a core register value.\r
 150         The loop ensures the loop counter stops incrementing. */\r
 151         b reg1_error_loop\r
 152         nop\r
 153 \r
 154 \r
 155 \r
 156 vRegTest2Task\r
 157 \r
 158         /* Fill the core registers with known values.  This is only done once. */\r
 159         movs r1, #1\r
 160         movs r2, #2\r
 161         movs r3, #3\r
 162         movs r4, #4\r
 163         movs r5, #5\r
 164         movs r6, #6\r
 165         movs r7, #7\r
 166         movs r0, #8\r
 167         mov     r8, r0\r
 168         movs r0, #9\r
 169         mov r9, r0\r
 170         movs r0, #10\r
 171         mov     r10, r0\r
 172         movs r0, #11\r
 173         mov     r11, r0\r
 174         movs r0, #12\r
 175         mov r12, r0\r
 176         movs r0, #10\r
 177 \r
 178 reg2_loop\r
 179         /* Repeatedly check that each register still contains the value written to\r
 180         it when the task started. */\r
 181         cmp     r0, #10\r
 182         bne     reg2_error_loop\r
 183         cmp     r1, #1\r
 184         bne     reg2_error_loop\r
 185         cmp     r2, #2\r
 186         bne     reg2_error_loop\r
 187         cmp r3, #3\r
 188         bne     reg2_error_loop\r
 189         cmp     r4, #4\r
 190         bne     reg2_error_loop\r
 191         cmp     r5, #5\r
 192         bne     reg2_error_loop\r
 193         cmp     r6, #6\r
 194         bne     reg2_error_loop\r
 195         cmp     r7, #7\r
 196         bne     reg2_error_loop\r
 197         movs r0, #8\r
 198         cmp     r8, r0\r
 199         bne     reg2_error_loop\r
 200         movs r0, #9\r
 201         cmp     r9, r0\r
 202         bne     reg2_error_loop\r
 203         movs r0, #10\r
 204         cmp     r10, r0\r
 205         bne     reg2_error_loop\r
 206         movs r0, #11\r
 207         cmp     r11, r0\r
 208         bne     reg2_error_loop\r
 209         movs r0, #12\r
 210         cmp     r12, r0\r
 211         bne     reg2_error_loop\r
 212 \r
 213         /* Everything passed, increment the loop counter. */\r
 214         push { r1 }\r
 215         ldr     r0, =ulRegTest2LoopCounter\r
 216         ldr r1, [r0]\r
 217         adds r1, r1, #1\r
 218         str r1, [r0]\r
 219         pop { r1 }\r
 220 \r
 221         /* Start again. */\r
 222         movs r0, #10\r
 223         b reg2_loop\r
 224 \r
 225 reg2_error_loop\r
 226         /* If this line is hit then there was an error in a core register value.\r
 227         The loop ensures the loop counter stops incrementing. */\r
 228         b reg2_error_loop\r
 229         nop\r
 230 \r
 231         END\r