git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M4F_ATSAM4E_Atmel_Studio/src/ASF/sam/utils/cmsis/sam4e/include/instance/uart1.h

   1 /**\r
   2  * \file\r
   3  *\r
   4  * Copyright (c) 2013 Atmel Corporation. All rights reserved.\r
   5  *\r
   6  * \asf_license_start\r
   7  *\r
   8  * \page License\r
   9  *\r
  10  * Redistribution and use in source and binary forms, with or without\r
  11  * modification, are permitted provided that the following conditions are met:\r
  12  *\r
  13  * 1. Redistributions of source code must retain the above copyright notice,\r
  14  *    this list of conditions and the following disclaimer.\r
  15  *\r
  16  * 2. Redistributions in binary form must reproduce the above copyright notice,\r
  17  *    this list of conditions and the following disclaimer in the documentation\r
  18  *    and/or other materials provided with the distribution.\r
  19  *\r
  20  * 3. The name of Atmel may not be used to endorse or promote products derived\r
  21  *    from this software without specific prior written permission.\r
  22  *\r
  23  * 4. This software may only be redistributed and used in connection with an\r
  24  *    Atmel microcontroller product.\r
  25  *\r
  26  * THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR IMPLIED\r
  27  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  28  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  29  * EXPRESSLY AND SPECIFICALLY DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR\r
  30  * ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\r
  31  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS\r
  32  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)\r
  33  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT,\r
  34  * STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r
  35  * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r
  36  * POSSIBILITY OF SUCH DAMAGE.\r
  37  *\r
  38  * \asf_license_stop\r
  39  *\r
  40  */\r
  41 \r
  42 #ifndef _SAM4E_UART1_INSTANCE_\r
  43 #define _SAM4E_UART1_INSTANCE_\r
  44 \r
  45 /* ========== Register definition for UART1 peripheral ========== */\r
  46 #if (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  47 #define REG_UART1_CR            (0x40060600U) /**< \brief (UART1) Control Register */\r
  48 #define REG_UART1_MR            (0x40060604U) /**< \brief (UART1) Mode Register */\r
  49 #define REG_UART1_IER           (0x40060608U) /**< \brief (UART1) Interrupt Enable Register */\r
  50 #define REG_UART1_IDR           (0x4006060CU) /**< \brief (UART1) Interrupt Disable Register */\r
  51 #define REG_UART1_IMR           (0x40060610U) /**< \brief (UART1) Interrupt Mask Register */\r
  52 #define REG_UART1_SR            (0x40060614U) /**< \brief (UART1) Status Register */\r
  53 #define REG_UART1_RHR           (0x40060618U) /**< \brief (UART1) Receive Holding Register */\r
  54 #define REG_UART1_THR           (0x4006061CU) /**< \brief (UART1) Transmit Holding Register */\r
  55 #define REG_UART1_BRGR          (0x40060620U) /**< \brief (UART1) Baud Rate Generator Register */\r
  56 #define REG_UART1_RPR           (0x40060700U) /**< \brief (UART1) Receive Pointer Register */\r
  57 #define REG_UART1_RCR           (0x40060704U) /**< \brief (UART1) Receive Counter Register */\r
  58 #define REG_UART1_TPR           (0x40060708U) /**< \brief (UART1) Transmit Pointer Register */\r
  59 #define REG_UART1_TCR           (0x4006070CU) /**< \brief (UART1) Transmit Counter Register */\r
  60 #define REG_UART1_RNPR          (0x40060710U) /**< \brief (UART1) Receive Next Pointer Register */\r
  61 #define REG_UART1_RNCR          (0x40060714U) /**< \brief (UART1) Receive Next Counter Register */\r
  62 #define REG_UART1_TNPR          (0x40060718U) /**< \brief (UART1) Transmit Next Pointer Register */\r
  63 #define REG_UART1_TNCR          (0x4006071CU) /**< \brief (UART1) Transmit Next Counter Register */\r
  64 #define REG_UART1_PTCR          (0x40060720U) /**< \brief (UART1) Transfer Control Register */\r
  65 #define REG_UART1_PTSR          (0x40060724U) /**< \brief (UART1) Transfer Status Register */\r
  66 #else\r
  67 #define REG_UART1_CR   (*(WoReg*)0x40060600U) /**< \brief (UART1) Control Register */\r
  68 #define REG_UART1_MR   (*(RwReg*)0x40060604U) /**< \brief (UART1) Mode Register */\r
  69 #define REG_UART1_IER  (*(WoReg*)0x40060608U) /**< \brief (UART1) Interrupt Enable Register */\r
  70 #define REG_UART1_IDR  (*(WoReg*)0x4006060CU) /**< \brief (UART1) Interrupt Disable Register */\r
  71 #define REG_UART1_IMR  (*(RoReg*)0x40060610U) /**< \brief (UART1) Interrupt Mask Register */\r
  72 #define REG_UART1_SR   (*(RoReg*)0x40060614U) /**< \brief (UART1) Status Register */\r
  73 #define REG_UART1_RHR  (*(RoReg*)0x40060618U) /**< \brief (UART1) Receive Holding Register */\r
  74 #define REG_UART1_THR  (*(WoReg*)0x4006061CU) /**< \brief (UART1) Transmit Holding Register */\r
  75 #define REG_UART1_BRGR (*(RwReg*)0x40060620U) /**< \brief (UART1) Baud Rate Generator Register */\r
  76 #define REG_UART1_RPR  (*(RwReg*)0x40060700U) /**< \brief (UART1) Receive Pointer Register */\r
  77 #define REG_UART1_RCR  (*(RwReg*)0x40060704U) /**< \brief (UART1) Receive Counter Register */\r
  78 #define REG_UART1_TPR  (*(RwReg*)0x40060708U) /**< \brief (UART1) Transmit Pointer Register */\r
  79 #define REG_UART1_TCR  (*(RwReg*)0x4006070CU) /**< \brief (UART1) Transmit Counter Register */\r
  80 #define REG_UART1_RNPR (*(RwReg*)0x40060710U) /**< \brief (UART1) Receive Next Pointer Register */\r
  81 #define REG_UART1_RNCR (*(RwReg*)0x40060714U) /**< \brief (UART1) Receive Next Counter Register */\r
  82 #define REG_UART1_TNPR (*(RwReg*)0x40060718U) /**< \brief (UART1) Transmit Next Pointer Register */\r
  83 #define REG_UART1_TNCR (*(RwReg*)0x4006071CU) /**< \brief (UART1) Transmit Next Counter Register */\r
  84 #define REG_UART1_PTCR (*(WoReg*)0x40060720U) /**< \brief (UART1) Transfer Control Register */\r
  85 #define REG_UART1_PTSR (*(RoReg*)0x40060724U) /**< \brief (UART1) Transfer Status Register */\r
  86 #endif /* (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
  87 \r
  88 #endif /* _SAM4E_UART1_INSTANCE_ */\r