git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M4F_MSP432_LaunchPad_IAR_CCS_Keil/system/CCS/msp432p401r.cmd

   1 /******************************************************************************\r
   2 *\r
   3 * Copyright (C) 2012 - 2015 Texas Instruments Incorporated - http://www.ti.com/\r
   4 *\r
   5 * Redistribution and use in source and binary forms, with or without\r
   6 * modification, are permitted provided that the following conditions\r
   7 * are met:\r
   8 *\r
   9 *  Redistributions of source code must retain the above copyright\r
  10 *  notice, this list of conditions and the following disclaimer.\r
  11 *\r
  12 *  Redistributions in binary form must reproduce the above copyright\r
  13 *  notice, this list of conditions and the following disclaimer in the\r
  14 *  documentation and/or other materials provided with the\r
  15 *  distribution.\r
  16 *\r
  17 *  Neither the name of Texas Instruments Incorporated nor the names of\r
  18 *  its contributors may be used to endorse or promote products derived\r
  19 *  from this software without specific prior written permission.\r
  20 *\r
  21 * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS\r
  22 * "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT\r
  23 * LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR\r
  24 * A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT\r
  25 * OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,\r
  26 * SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
  27 * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,\r
  28 * DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY\r
  29 * THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT\r
  30 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
  31 * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
  32 *\r
  33 * Default linker command file for Texas Instruments MSP432P401R\r
  34 *\r
  35 * File creation date: 2015-01-20\r
  36 *\r
  37 *****************************************************************************/\r
  38 \r
  39 --retain=interruptVectors\r
  40 --retain=flashMailbox\r
  41 \r
  42 MEMORY\r
  43 {\r
  44     MAIN       (RX) : origin = 0x00000000, length = 0x00040000\r
  45     INFO       (RX) : origin = 0x00200000, length = 0x00004000\r
  46     SRAM_CODE  (RWX): origin = 0x01000000, length = 0x00010000\r
  47     SRAM_DATA  (RW) : origin = 0x20000000, length = 0x00010000\r
  48 }\r
  49 \r
  50 /* The following command line options are set as part of the CCS project.    */\r
  51 /* If you are building using the command line, or for some reason want to    */\r
  52 /* define them here, you can uncomment and modify these lines as needed.     */\r
  53 /* If you are using CCS for building, it is probably better to make any such */\r
  54 /* modifications in your CCS project and leave this file alone.              */\r
  55 /*                                                                           */\r
  56 /* A heap size of 1024 bytes is recommended when you plan to use printf()    */\r
  57 /* for debug output to the console window.                                   */\r
  58 /*                                                                           */\r
  59 /* --heap_size=1024                                                          */\r
  60 /* --stack_size=512                                                          */\r
  61 /* --library=rtsv7M4_T_le_eabi.lib                                           */\r
  62 \r
  63 /* Section allocation in memory */\r
  64 \r
  65 SECTIONS\r
  66 {\r
  67     .intvecs:   > 0x00000000\r
  68     .text   :   > MAIN\r
  69     .const  :   > MAIN\r
  70     .cinit  :   > MAIN\r
  71     .pinit  :   > MAIN\r
  72 \r
  73     .flashMailbox : > 0x00200000\r
  74 \r
  75     .vtable :   > 0x20000000\r
  76     .data   :   > SRAM_DATA\r
  77     .bss    :   > SRAM_DATA\r
  78     .sysmem :   > SRAM_DATA\r
  79     .stack  :   > SRAM_DATA (HIGH)\r
  80 }\r
  81 \r
  82 /* Symbolic definition of the WDTCTL register for RTS */\r
  83 WDTCTL_SYM = 0x4000480C;\r
  84 \r