git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M4_ATSAM4E_Atmel_Studio/src/ASF/sam/utils/cmsis/sam4e/include/sam4e8c.h

   1 /**\r
   2  * \file\r
   3  *\r
   4  * Copyright (c) 2013 Atmel Corporation. All rights reserved.\r
   5  *\r
   6  * \asf_license_start\r
   7  *\r
   8  * \page License\r
   9  *\r
  10  * Redistribution and use in source and binary forms, with or without\r
  11  * modification, are permitted provided that the following conditions are met:\r
  12  *\r
  13  * 1. Redistributions of source code must retain the above copyright notice,\r
  14  *    this list of conditions and the following disclaimer.\r
  15  *\r
  16  * 2. Redistributions in binary form must reproduce the above copyright notice,\r
  17  *    this list of conditions and the following disclaimer in the documentation\r
  18  *    and/or other materials provided with the distribution.\r
  19  *\r
  20  * 3. The name of Atmel may not be used to endorse or promote products derived\r
  21  *    from this software without specific prior written permission.\r
  22  *\r
  23  * 4. This software may only be redistributed and used in connection with an\r
  24  *    Atmel microcontroller product.\r
  25  *\r
  26  * THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR IMPLIED\r
  27  * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  28  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  29  * EXPRESSLY AND SPECIFICALLY DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR\r
  30  * ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\r
  31  * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS\r
  32  * OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION)\r
  33  * HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT,\r
  34  * STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN\r
  35  * ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE\r
  36  * POSSIBILITY OF SUCH DAMAGE.\r
  37  *\r
  38  * \asf_license_stop\r
  39  *\r
  40  */\r
  41 \r
  42 #ifndef _SAM4E8C_\r
  43 #define _SAM4E8C_\r
  44 \r
  45 /** \addtogroup SAM4E8C_definitions SAM4E8C definitions\r
  46   This file defines all structures and symbols for SAM4E8C:\r
  47     - registers and bitfields\r
  48     - peripheral base address\r
  49     - peripheral ID\r
  50     - PIO definitions\r
  51 */\r
  52 /*@{*/\r
  53 \r
  54 #ifdef __cplusplus\r
  55  extern "C" {\r
  56 #endif\r
  57 \r
  58 #if !(defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  59 #include <stdint.h>\r
  60 #ifndef __cplusplus\r
  61 typedef volatile const uint32_t RoReg; /**< Read only 32-bit register (volatile const unsigned int) */\r
  62 #else\r
  63 typedef volatile       uint32_t RoReg; /**< Read only 32-bit register (volatile const unsigned int) */\r
  64 #endif\r
  65 typedef volatile       uint32_t WoReg; /**< Write only 32-bit register (volatile unsigned int) */\r
  66 typedef volatile       uint32_t RwReg; /**< Read-Write 32-bit register (volatile unsigned int) */\r
  67 #endif\r
  68 \r
  69 /* ************************************************************************** */\r
  70 /*   CMSIS DEFINITIONS FOR SAM4E8C */\r
  71 /* ************************************************************************** */\r
  72 /** \addtogroup SAM4E8C_cmsis CMSIS Definitions */\r
  73 /*@{*/\r
  74 \r
  75 /**< Interrupt Number Definition */\r
  76 typedef enum IRQn\r
  77 {\r
  78 /******  Cortex-M4 Processor Exceptions Numbers ******************************/\r
  79   NonMaskableInt_IRQn   = -14, /**<  2 Non Maskable Interrupt                */\r
  80   MemoryManagement_IRQn = -12, /**<  4 Cortex-M4 Memory Management Interrupt */\r
  81   BusFault_IRQn         = -11, /**<  5 Cortex-M4 Bus Fault Interrupt         */\r
  82   UsageFault_IRQn       = -10, /**<  6 Cortex-M4 Usage Fault Interrupt       */\r
  83   SVCall_IRQn           = -5,  /**< 11 Cortex-M4 SV Call Interrupt           */\r
  84   DebugMonitor_IRQn     = -4,  /**< 12 Cortex-M4 Debug Monitor Interrupt     */\r
  85   PendSV_IRQn           = -2,  /**< 14 Cortex-M4 Pend SV Interrupt           */\r
  86   SysTick_IRQn          = -1,  /**< 15 Cortex-M4 System Tick Interrupt       */\r
  87 /******  SAM4E8C specific Interrupt Numbers *********************************/\r
  88 \r
  89   SUPC_IRQn            =  0, /**<  0 SAM4E8C Supply Controller (SUPC) */\r
  90   RSTC_IRQn            =  1, /**<  1 SAM4E8C Reset Controller (RSTC) */\r
  91   RTC_IRQn             =  2, /**<  2 SAM4E8C Real Time Clock (RTC) */\r
  92   RTT_IRQn             =  3, /**<  3 SAM4E8C Real Time Timer (RTT) */\r
  93   WDT_IRQn             =  4, /**<  4 SAM4E8C Watchdog/Dual Watchdog Timer (WDT) */\r
  94   PMC_IRQn             =  5, /**<  5 SAM4E8C Power Management Controller (PMC) */\r
  95   EFC_IRQn             =  6, /**<  6 SAM4E8C Enhanced Embedded Flash Controller (EFC) */\r
  96   UART0_IRQn           =  7, /**<  7 SAM4E8C UART 0 (UART0) */\r
  97   PIOA_IRQn            =  9, /**<  9 SAM4E8C Parallel I/O Controller A (PIOA) */\r
  98   PIOB_IRQn            = 10, /**< 10 SAM4E8C Parallel I/O Controller B (PIOB) */\r
  99   PIOC_IRQn            = 11, /**< 11 SAM4E8C Parallel I/O Controller C (PIOC) */\r
 100   USART0_IRQn          = 14, /**< 14 SAM4E8C USART 0 (USART0) */\r
 101   USART1_IRQn          = 15, /**< 15 SAM4E8C USART 1 (USART1) */\r
 102   HSMCI_IRQn           = 16, /**< 16 SAM4E8C Multimedia Card Interface (HSMCI) */\r
 103   TWI0_IRQn            = 17, /**< 17 SAM4E8C Two Wire Interface 0 (TWI0) */\r
 104   TWI1_IRQn            = 18, /**< 18 SAM4E8C Two Wire Interface 1 (TWI1) */\r
 105   SPI_IRQn             = 19, /**< 19 SAM4E8C Serial Peripheral Interface (SPI) */\r
 106   DMAC_IRQn            = 20, /**< 20 SAM4E8C DMAC (DMAC) */\r
 107   TC0_IRQn             = 21, /**< 21 SAM4E8C Timer/Counter 0 (TC0) */\r
 108   TC1_IRQn             = 22, /**< 22 SAM4E8C Timer/Counter 1 (TC1) */\r
 109   TC2_IRQn             = 23, /**< 23 SAM4E8C Timer/Counter 2 (TC2) */\r
 110   TC3_IRQn             = 24, /**< 24 SAM4E8C Timer/Counter 3 (TC3) */\r
 111   TC4_IRQn             = 25, /**< 25 SAM4E8C Timer/Counter 4 (TC4) */\r
 112   TC5_IRQn             = 26, /**< 26 SAM4E8C Timer/Counter 5 (TC5) */\r
 113   TC6_IRQn             = 27, /**< 27 SAM4E8C Timer/Counter 6 (TC6) */\r
 114   TC7_IRQn             = 28, /**< 28 SAM4E8C Timer/Counter 7 (TC7) */\r
 115   TC8_IRQn             = 29, /**< 29 SAM4E8C Timer/Counter 8 (TC8) */\r
 116   AFEC0_IRQn           = 30, /**< 30 SAM4E8C Analog Front End 0 (AFEC0) */\r
 117   AFEC1_IRQn           = 31, /**< 31 SAM4E8C Analog Front End 1 (AFEC1) */\r
 118   DACC_IRQn            = 32, /**< 32 SAM4E8C Digital To Analog Converter (DACC) */\r
 119   ACC_IRQn             = 33, /**< 33 SAM4E8C Analog Comparator (ACC) */\r
 120   ARM_IRQn             = 34, /**< 34 SAM4E8C FPU signals : FPIXC, FPOFC, FPUFC, FPIOC, FPDZC, FPIDC, FPIXC (ARM) */\r
 121   UDP_IRQn             = 35, /**< 35 SAM4E8C USB DEVICE (UDP) */\r
 122   PWM_IRQn             = 36, /**< 36 SAM4E8C PWM (PWM) */\r
 123   CAN0_IRQn            = 37, /**< 37 SAM4E8C CAN0 (CAN0) */\r
 124   CAN1_IRQn            = 38, /**< 38 SAM4E8C CAN1 (CAN1) */\r
 125   AES_IRQn             = 39, /**< 39 SAM4E8C AES (AES) */\r
 126   UART1_IRQn           = 45, /**< 45 SAM4E8C UART (UART1) */\r
 127 \r
 128   PERIPH_COUNT_IRQn    = 46  /**< Number of peripheral IDs */\r
 129 } IRQn_Type;\r
 130 \r
 131 typedef struct _DeviceVectors\r
 132 {\r
 133   /* Stack pointer */\r
 134   void* pvStack;\r
 135 \r
 136   /* Cortex-M handlers */\r
 137   void* pfnReset_Handler;\r
 138   void* pfnNMI_Handler;\r
 139   void* pfnHardFault_Handler;\r
 140   void* pfnMemManage_Handler;\r
 141   void* pfnBusFault_Handler;\r
 142   void* pfnUsageFault_Handler;\r
 143   void* pfnReserved1_Handler;\r
 144   void* pfnReserved2_Handler;\r
 145   void* pfnReserved3_Handler;\r
 146   void* pfnReserved4_Handler;\r
 147   void* pfnSVC_Handler;\r
 148   void* pfnDebugMon_Handler;\r
 149   void* pfnReserved5_Handler;\r
 150   void* pfnPendSV_Handler;\r
 151   void* pfnSysTick_Handler;\r
 152 \r
 153   /* Peripheral handlers */\r
 154   void* pfnSUPC_Handler;   /*  0 Supply Controller */\r
 155   void* pfnRSTC_Handler;   /*  1 Reset Controller */\r
 156   void* pfnRTC_Handler;    /*  2 Real Time Clock */\r
 157   void* pfnRTT_Handler;    /*  3 Real Time Timer */\r
 158   void* pfnWDT_Handler;    /*  4 Watchdog/Dual Watchdog Timer */\r
 159   void* pfnPMC_Handler;    /*  5 Power Management Controller */\r
 160   void* pfnEFC_Handler;    /*  6 Enhanced Embedded Flash Controller */\r
 161   void* pfnUART0_Handler;  /*  7 UART 0 */\r
 162   void* pvReserved8;\r
 163   void* pfnPIOA_Handler;   /*  9 Parallel I/O Controller A */\r
 164   void* pfnPIOB_Handler;   /* 10 Parallel I/O Controller B */\r
 165   void* pfnPIOC_Handler;   /* 11 Parallel I/O Controller C */\r
 166   void* pvReserved12;\r
 167   void* pvReserved13;\r
 168   void* pfnUSART0_Handler; /* 14 USART 0 */\r
 169   void* pfnUSART1_Handler; /* 15 USART 1 */\r
 170   void* pfnHSMCI_Handler;  /* 16 Multimedia Card Interface */\r
 171   void* pfnTWI0_Handler;   /* 17 Two Wire Interface 0 */\r
 172   void* pfnTWI1_Handler;   /* 18 Two Wire Interface 1 */\r
 173   void* pfnSPI_Handler;    /* 19 Serial Peripheral Interface */\r
 174   void* pfnDMAC_Handler;   /* 20 DMAC */\r
 175   void* pfnTC0_Handler;    /* 21 Timer/Counter 0 */\r
 176   void* pfnTC1_Handler;    /* 22 Timer/Counter 1 */\r
 177   void* pfnTC2_Handler;    /* 23 Timer/Counter 2 */\r
 178   void* pfnTC3_Handler;    /* 24 Timer/Counter 3 */\r
 179   void* pfnTC4_Handler;    /* 25 Timer/Counter 4 */\r
 180   void* pfnTC5_Handler;    /* 26 Timer/Counter 5 */\r
 181   void* pfnTC6_Handler;    /* 27 Timer/Counter 6 */\r
 182   void* pfnTC7_Handler;    /* 28 Timer/Counter 7 */\r
 183   void* pfnTC8_Handler;    /* 29 Timer/Counter 8 */\r
 184   void* pfnAFEC0_Handler;  /* 30 Analog Front End 0 */\r
 185   void* pfnAFEC1_Handler;  /* 31 Analog Front End 1 */\r
 186   void* pfnDACC_Handler;   /* 32 Digital To Analog Converter */\r
 187   void* pfnACC_Handler;    /* 33 Analog Comparator */\r
 188   void* pfnARM_Handler;    /* 34 FPU signals : FPIXC, FPOFC, FPUFC, FPIOC, FPDZC, FPIDC, FPIXC */\r
 189   void* pfnUDP_Handler;    /* 35 USB DEVICE */\r
 190   void* pfnPWM_Handler;    /* 36 PWM */\r
 191   void* pfnCAN0_Handler;   /* 37 CAN0 */\r
 192   void* pfnCAN1_Handler;   /* 38 CAN1 */\r
 193   void* pfnAES_Handler;    /* 39 AES */\r
 194   void* pvReserved40;\r
 195   void* pvReserved41;\r
 196   void* pvReserved42;\r
 197   void* pvReserved43;\r
 198   void* pvReserved44;\r
 199   void* pfnUART1_Handler;  /* 45 UART */\r
 200 } DeviceVectors;\r
 201 \r
 202 /* Cortex-M4 core handlers */\r
 203 void Reset_Handler      ( void );\r
 204 void NMI_Handler        ( void );\r
 205 void HardFault_Handler  ( void );\r
 206 void MemManage_Handler  ( void );\r
 207 void BusFault_Handler   ( void );\r
 208 void UsageFault_Handler ( void );\r
 209 void SVC_Handler        ( void );\r
 210 void DebugMon_Handler   ( void );\r
 211 void PendSV_Handler     ( void );\r
 212 void SysTick_Handler    ( void );\r
 213 \r
 214 /* Peripherals handlers */\r
 215 void ACC_Handler        ( void );\r
 216 void AES_Handler        ( void );\r
 217 void AFEC0_Handler      ( void );\r
 218 void AFEC1_Handler      ( void );\r
 219 void ARM_Handler        ( void );\r
 220 void CAN0_Handler       ( void );\r
 221 void CAN1_Handler       ( void );\r
 222 void DACC_Handler       ( void );\r
 223 void DMAC_Handler       ( void );\r
 224 void EFC_Handler        ( void );\r
 225 void HSMCI_Handler      ( void );\r
 226 void PIOA_Handler       ( void );\r
 227 void PIOB_Handler       ( void );\r
 228 void PIOC_Handler       ( void );\r
 229 void PMC_Handler        ( void );\r
 230 void PWM_Handler        ( void );\r
 231 void RSTC_Handler       ( void );\r
 232 void RTC_Handler        ( void );\r
 233 void RTT_Handler        ( void );\r
 234 void SPI_Handler        ( void );\r
 235 void SUPC_Handler       ( void );\r
 236 void TC0_Handler        ( void );\r
 237 void TC1_Handler        ( void );\r
 238 void TC2_Handler        ( void );\r
 239 void TC3_Handler        ( void );\r
 240 void TC4_Handler        ( void );\r
 241 void TC5_Handler        ( void );\r
 242 void TC6_Handler        ( void );\r
 243 void TC7_Handler        ( void );\r
 244 void TC8_Handler        ( void );\r
 245 void TWI0_Handler       ( void );\r
 246 void TWI1_Handler       ( void );\r
 247 void UART0_Handler      ( void );\r
 248 void UART1_Handler      ( void );\r
 249 void UDP_Handler        ( void );\r
 250 void USART0_Handler     ( void );\r
 251 void USART1_Handler     ( void );\r
 252 void WDT_Handler        ( void );\r
 253 \r
 254 /**\r
 255  * \brief Configuration of the Cortex-M4 Processor and Core Peripherals\r
 256  */\r
 257 \r
 258 #define __CM4_REV              0x0000 /**< SAM4E8C core revision number ([15:8] revision number, [7:0] patch number) */\r
 259 #define __MPU_PRESENT          0      /**< SAM4E8C does not provide a MPU */\r
 260 #define __FPU_PRESENT          1      /**< SAM4E8C does provide a FPU */\r
 261 #define __NVIC_PRIO_BITS       4      /**< SAM4E8C uses 4 Bits for the Priority Levels */\r
 262 #define __Vendor_SysTickConfig 0      /**< Set to 1 if different SysTick Config is used */\r
 263 \r
 264 /*\r
 265  * \brief CMSIS includes\r
 266  */\r
 267 \r
 268 #include <core_cm4.h>\r
 269 #if !defined DONT_USE_CMSIS_INIT\r
 270 #include "system_sam4e.h"\r
 271 #endif /* DONT_USE_CMSIS_INIT */\r
 272 \r
 273 /*@}*/\r
 274 \r
 275 /* ************************************************************************** */\r
 276 /**  SOFTWARE PERIPHERAL API DEFINITION FOR SAM4E8C */\r
 277 /* ************************************************************************** */\r
 278 /** \addtogroup SAM4E8C_api Peripheral Software API */\r
 279 /*@{*/\r
 280 \r
 281 #include "component/acc.h"\r
 282 #include "component/aes.h"\r
 283 #include "component/afec.h"\r
 284 #include "component/can.h"\r
 285 #include "component/chipid.h"\r
 286 #include "component/cmcc.h"\r
 287 #include "component/crccu.h"\r
 288 #include "component/dacc.h"\r
 289 #include "component/dmac.h"\r
 290 #include "component/efc.h"\r
 291 #include "component/gpbr.h"\r
 292 #include "component/hsmci.h"\r
 293 #include "component/matrix.h"\r
 294 #include "component/pdc.h"\r
 295 #include "component/pio.h"\r
 296 #include "component/pmc.h"\r
 297 #include "component/pwm.h"\r
 298 #include "component/rstc.h"\r
 299 #include "component/rswdt.h"\r
 300 #include "component/rtc.h"\r
 301 #include "component/rtt.h"\r
 302 #include "component/spi.h"\r
 303 #include "component/supc.h"\r
 304 #include "component/tc.h"\r
 305 #include "component/twi.h"\r
 306 #include "component/uart.h"\r
 307 #include "component/udp.h"\r
 308 #include "component/usart.h"\r
 309 #include "component/wdt.h"\r
 310 /*@}*/\r
 311 \r
 312 /* ************************************************************************** */\r
 313 /*   REGISTER ACCESS DEFINITIONS FOR SAM4E8C */\r
 314 /* ************************************************************************** */\r
 315 /** \addtogroup SAM4E8C_reg Registers Access Definitions */\r
 316 /*@{*/\r
 317 \r
 318 #include "instance/pwm.h"\r
 319 #include "instance/aes.h"\r
 320 #include "instance/can0.h"\r
 321 #include "instance/can1.h"\r
 322 #include "instance/crccu.h"\r
 323 #include "instance/uart1.h"\r
 324 #include "instance/hsmci.h"\r
 325 #include "instance/udp.h"\r
 326 #include "instance/spi.h"\r
 327 #include "instance/tc0.h"\r
 328 #include "instance/tc1.h"\r
 329 #include "instance/tc2.h"\r
 330 #include "instance/usart0.h"\r
 331 #include "instance/usart1.h"\r
 332 #include "instance/twi0.h"\r
 333 #include "instance/twi1.h"\r
 334 #include "instance/afec0.h"\r
 335 #include "instance/afec1.h"\r
 336 #include "instance/dacc.h"\r
 337 #include "instance/acc.h"\r
 338 #include "instance/dmac.h"\r
 339 #include "instance/cmcc.h"\r
 340 #include "instance/matrix.h"\r
 341 #include "instance/pmc.h"\r
 342 #include "instance/uart0.h"\r
 343 #include "instance/chipid.h"\r
 344 #include "instance/efc.h"\r
 345 #include "instance/pioa.h"\r
 346 #include "instance/piob.h"\r
 347 #include "instance/pioc.h"\r
 348 #include "instance/rstc.h"\r
 349 #include "instance/supc.h"\r
 350 #include "instance/rtt.h"\r
 351 #include "instance/wdt.h"\r
 352 #include "instance/rtc.h"\r
 353 #include "instance/gpbr.h"\r
 354 #include "instance/rswdt.h"\r
 355 /*@}*/\r
 356 \r
 357 /* ************************************************************************** */\r
 358 /*   PERIPHERAL ID DEFINITIONS FOR SAM4E8C */\r
 359 /* ************************************************************************** */\r
 360 /** \addtogroup SAM4E8C_id Peripheral Ids Definitions */\r
 361 /*@{*/\r
 362 \r
 363 #define ID_SUPC   ( 0) /**< \brief Supply Controller (SUPC) */\r
 364 #define ID_RSTC   ( 1) /**< \brief Reset Controller (RSTC) */\r
 365 #define ID_RTC    ( 2) /**< \brief Real Time Clock (RTC) */\r
 366 #define ID_RTT    ( 3) /**< \brief Real Time Timer (RTT) */\r
 367 #define ID_WDT    ( 4) /**< \brief Watchdog/Dual Watchdog Timer (WDT) */\r
 368 #define ID_PMC    ( 5) /**< \brief Power Management Controller (PMC) */\r
 369 #define ID_EFC    ( 6) /**< \brief Enhanced Embedded Flash Controller (EFC) */\r
 370 #define ID_UART0  ( 7) /**< \brief UART 0 (UART0) */\r
 371 #define ID_PIOA   ( 9) /**< \brief Parallel I/O Controller A (PIOA) */\r
 372 #define ID_PIOB   (10) /**< \brief Parallel I/O Controller B (PIOB) */\r
 373 #define ID_PIOC   (11) /**< \brief Parallel I/O Controller C (PIOC) */\r
 374 #define ID_USART0 (14) /**< \brief USART 0 (USART0) */\r
 375 #define ID_USART1 (15) /**< \brief USART 1 (USART1) */\r
 376 #define ID_HSMCI  (16) /**< \brief Multimedia Card Interface (HSMCI) */\r
 377 #define ID_TWI0   (17) /**< \brief Two Wire Interface 0 (TWI0) */\r
 378 #define ID_TWI1   (18) /**< \brief Two Wire Interface 1 (TWI1) */\r
 379 #define ID_SPI    (19) /**< \brief Serial Peripheral Interface (SPI) */\r
 380 #define ID_DMAC   (20) /**< \brief DMAC (DMAC) */\r
 381 #define ID_TC0    (21) /**< \brief Timer/Counter 0 (TC0) */\r
 382 #define ID_TC1    (22) /**< \brief Timer/Counter 1 (TC1) */\r
 383 #define ID_TC2    (23) /**< \brief Timer/Counter 2 (TC2) */\r
 384 #define ID_TC3    (24) /**< \brief Timer/Counter 3 (TC3) */\r
 385 #define ID_TC4    (25) /**< \brief Timer/Counter 4 (TC4) */\r
 386 #define ID_TC5    (26) /**< \brief Timer/Counter 5 (TC5) */\r
 387 #define ID_TC6    (27) /**< \brief Timer/Counter 6 (TC6) */\r
 388 #define ID_TC7    (28) /**< \brief Timer/Counter 7 (TC7) */\r
 389 #define ID_TC8    (29) /**< \brief Timer/Counter 8 (TC8) */\r
 390 #define ID_AFEC0  (30) /**< \brief Analog Front End 0 (AFEC0) */\r
 391 #define ID_AFEC1  (31) /**< \brief Analog Front End 1 (AFEC1) */\r
 392 #define ID_DACC   (32) /**< \brief Digital To Analog Converter (DACC) */\r
 393 #define ID_ACC    (33) /**< \brief Analog Comparator (ACC) */\r
 394 #define ID_ARM    (34) /**< \brief FPU signals : FPIXC, FPOFC, FPUFC, FPIOC, FPDZC, FPIDC, FPIXC (ARM) */\r
 395 #define ID_UDP    (35) /**< \brief USB DEVICE (UDP) */\r
 396 #define ID_PWM    (36) /**< \brief PWM (PWM) */\r
 397 #define ID_CAN0   (37) /**< \brief CAN0 (CAN0) */\r
 398 #define ID_CAN1   (38) /**< \brief CAN1 (CAN1) */\r
 399 #define ID_AES    (39) /**< \brief AES (AES) */\r
 400 #define ID_UART1  (45) /**< \brief UART (UART1) */\r
 401 \r
 402 #define ID_PERIPH_COUNT (46) /**< \brief Number of peripheral IDs */\r
 403 /*@}*/\r
 404 \r
 405 /* ************************************************************************** */\r
 406 /*   BASE ADDRESS DEFINITIONS FOR SAM4E8C */\r
 407 /* ************************************************************************** */\r
 408 /** \addtogroup SAM4E8C_base Peripheral Base Address Definitions */\r
 409 /*@{*/\r
 410 \r
 411 #if (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
 412 #define PWM        (0x40000000U) /**< \brief (PWM       ) Base Address */\r
 413 #define PDC_PWM    (0x40000100U) /**< \brief (PDC_PWM   ) Base Address */\r
 414 #define AES        (0x40004000U) /**< \brief (AES       ) Base Address */\r
 415 #define CAN0       (0x40010000U) /**< \brief (CAN0      ) Base Address */\r
 416 #define CAN1       (0x40014000U) /**< \brief (CAN1      ) Base Address */\r
 417 #define CRCCU      (0x40044000U) /**< \brief (CRCCU     ) Base Address */\r
 418 #define UART1      (0x40060600U) /**< \brief (UART1     ) Base Address */\r
 419 #define PDC_UART1  (0x40060700U) /**< \brief (PDC_UART1 ) Base Address */\r
 420 #define HSMCI      (0x40080000U) /**< \brief (HSMCI     ) Base Address */\r
 421 #define PDC_HSMCI  (0x40080100U) /**< \brief (PDC_HSMCI ) Base Address */\r
 422 #define UDP        (0x40084000U) /**< \brief (UDP       ) Base Address */\r
 423 #define SPI        (0x40088000U) /**< \brief (SPI       ) Base Address */\r
 424 #define PDC_SPI    (0x40088100U) /**< \brief (PDC_SPI   ) Base Address */\r
 425 #define TC0        (0x40090000U) /**< \brief (TC0       ) Base Address */\r
 426 #define PDC_TC0    (0x40090100U) /**< \brief (PDC_TC0   ) Base Address */\r
 427 #define TC1        (0x40094000U) /**< \brief (TC1       ) Base Address */\r
 428 #define PDC_TC1    (0x40094100U) /**< \brief (PDC_TC1   ) Base Address */\r
 429 #define TC2        (0x40098000U) /**< \brief (TC2       ) Base Address */\r
 430 #define USART0     (0x400A0000U) /**< \brief (USART0    ) Base Address */\r
 431 #define PDC_USART0 (0x400A0100U) /**< \brief (PDC_USART0) Base Address */\r
 432 #define USART1     (0x400A4000U) /**< \brief (USART1    ) Base Address */\r
 433 #define PDC_USART1 (0x400A4100U) /**< \brief (PDC_USART1) Base Address */\r
 434 #define TWI0       (0x400A8000U) /**< \brief (TWI0      ) Base Address */\r
 435 #define PDC_TWI0   (0x400A8100U) /**< \brief (PDC_TWI0  ) Base Address */\r
 436 #define TWI1       (0x400AC000U) /**< \brief (TWI1      ) Base Address */\r
 437 #define PDC_TWI1   (0x400AC100U) /**< \brief (PDC_TWI1  ) Base Address */\r
 438 #define AFEC0      (0x400B0000U) /**< \brief (AFEC0     ) Base Address */\r
 439 #define PDC_AFEC0  (0x400B0100U) /**< \brief (PDC_AFEC0 ) Base Address */\r
 440 #define AFEC1      (0x400B4000U) /**< \brief (AFEC1     ) Base Address */\r
 441 #define PDC_AFEC1  (0x400B4100U) /**< \brief (PDC_AFEC1 ) Base Address */\r
 442 #define DACC       (0x400B8000U) /**< \brief (DACC      ) Base Address */\r
 443 #define PDC_DACC   (0x400B8100U) /**< \brief (PDC_DACC  ) Base Address */\r
 444 #define ACC        (0x400BC000U) /**< \brief (ACC       ) Base Address */\r
 445 #define DMAC       (0x400C0000U) /**< \brief (DMAC      ) Base Address */\r
 446 #define CMCC       (0x400C4000U) /**< \brief (CMCC      ) Base Address */\r
 447 #define MATRIX     (0x400E0200U) /**< \brief (MATRIX    ) Base Address */\r
 448 #define PMC        (0x400E0400U) /**< \brief (PMC       ) Base Address */\r
 449 #define UART0      (0x400E0600U) /**< \brief (UART0     ) Base Address */\r
 450 #define PDC_UART0  (0x400E0700U) /**< \brief (PDC_UART0 ) Base Address */\r
 451 #define CHIPID     (0x400E0740U) /**< \brief (CHIPID    ) Base Address */\r
 452 #define EFC        (0x400E0A00U) /**< \brief (EFC       ) Base Address */\r
 453 #define PIOA       (0x400E0E00U) /**< \brief (PIOA      ) Base Address */\r
 454 #define PDC_PIOA   (0x400E0F68U) /**< \brief (PDC_PIOA  ) Base Address */\r
 455 #define PIOB       (0x400E1000U) /**< \brief (PIOB      ) Base Address */\r
 456 #define PIOC       (0x400E1200U) /**< \brief (PIOC      ) Base Address */\r
 457 #define RSTC       (0x400E1800U) /**< \brief (RSTC      ) Base Address */\r
 458 #define SUPC       (0x400E1810U) /**< \brief (SUPC      ) Base Address */\r
 459 #define RTT        (0x400E1830U) /**< \brief (RTT       ) Base Address */\r
 460 #define WDT        (0x400E1850U) /**< \brief (WDT       ) Base Address */\r
 461 #define RTC        (0x400E1860U) /**< \brief (RTC       ) Base Address */\r
 462 #define GPBR       (0x400E1890U) /**< \brief (GPBR      ) Base Address */\r
 463 #define RSWDT      (0x400E1900U) /**< \brief (RSWDT     ) Base Address */\r
 464 #else\r
 465 #define PWM        ((Pwm    *)0x40000000U) /**< \brief (PWM       ) Base Address */\r
 466 #define PDC_PWM    ((Pdc    *)0x40000100U) /**< \brief (PDC_PWM   ) Base Address */\r
 467 #define AES        ((Aes    *)0x40004000U) /**< \brief (AES       ) Base Address */\r
 468 #define CAN0       ((Can    *)0x40010000U) /**< \brief (CAN0      ) Base Address */\r
 469 #define CAN1       ((Can    *)0x40014000U) /**< \brief (CAN1      ) Base Address */\r
 470 #define CRCCU      ((Crccu  *)0x40044000U) /**< \brief (CRCCU     ) Base Address */\r
 471 #define UART1      ((Uart   *)0x40060600U) /**< \brief (UART1     ) Base Address */\r
 472 #define PDC_UART1  ((Pdc    *)0x40060700U) /**< \brief (PDC_UART1 ) Base Address */\r
 473 #define HSMCI      ((Hsmci  *)0x40080000U) /**< \brief (HSMCI     ) Base Address */\r
 474 #define PDC_HSMCI  ((Pdc    *)0x40080100U) /**< \brief (PDC_HSMCI ) Base Address */\r
 475 #define UDP        ((Udp    *)0x40084000U) /**< \brief (UDP       ) Base Address */\r
 476 #define SPI        ((Spi    *)0x40088000U) /**< \brief (SPI       ) Base Address */\r
 477 #define PDC_SPI    ((Pdc    *)0x40088100U) /**< \brief (PDC_SPI   ) Base Address */\r
 478 #define TC0        ((Tc     *)0x40090000U) /**< \brief (TC0       ) Base Address */\r
 479 #define PDC_TC0    ((Pdc    *)0x40090100U) /**< \brief (PDC_TC0   ) Base Address */\r
 480 #define TC1        ((Tc     *)0x40094000U) /**< \brief (TC1       ) Base Address */\r
 481 #define PDC_TC1    ((Pdc    *)0x40094100U) /**< \brief (PDC_TC1   ) Base Address */\r
 482 #define TC2        ((Tc     *)0x40098000U) /**< \brief (TC2       ) Base Address */\r
 483 #define USART0     ((Usart  *)0x400A0000U) /**< \brief (USART0    ) Base Address */\r
 484 #define PDC_USART0 ((Pdc    *)0x400A0100U) /**< \brief (PDC_USART0) Base Address */\r
 485 #define USART1     ((Usart  *)0x400A4000U) /**< \brief (USART1    ) Base Address */\r
 486 #define PDC_USART1 ((Pdc    *)0x400A4100U) /**< \brief (PDC_USART1) Base Address */\r
 487 #define TWI0       ((Twi    *)0x400A8000U) /**< \brief (TWI0      ) Base Address */\r
 488 #define PDC_TWI0   ((Pdc    *)0x400A8100U) /**< \brief (PDC_TWI0  ) Base Address */\r
 489 #define TWI1       ((Twi    *)0x400AC000U) /**< \brief (TWI1      ) Base Address */\r
 490 #define PDC_TWI1   ((Pdc    *)0x400AC100U) /**< \brief (PDC_TWI1  ) Base Address */\r
 491 #define AFEC0      ((Afec   *)0x400B0000U) /**< \brief (AFEC0     ) Base Address */\r
 492 #define PDC_AFEC0  ((Pdc    *)0x400B0100U) /**< \brief (PDC_AFEC0 ) Base Address */\r
 493 #define AFEC1      ((Afec   *)0x400B4000U) /**< \brief (AFEC1     ) Base Address */\r
 494 #define PDC_AFEC1  ((Pdc    *)0x400B4100U) /**< \brief (PDC_AFEC1 ) Base Address */\r
 495 #define DACC       ((Dacc   *)0x400B8000U) /**< \brief (DACC      ) Base Address */\r
 496 #define PDC_DACC   ((Pdc    *)0x400B8100U) /**< \brief (PDC_DACC  ) Base Address */\r
 497 #define ACC        ((Acc    *)0x400BC000U) /**< \brief (ACC       ) Base Address */\r
 498 #define DMAC       ((Dmac   *)0x400C0000U) /**< \brief (DMAC      ) Base Address */\r
 499 #define CMCC       ((Cmcc   *)0x400C4000U) /**< \brief (CMCC      ) Base Address */\r
 500 #define MATRIX     ((Matrix *)0x400E0200U) /**< \brief (MATRIX    ) Base Address */\r
 501 #define PMC        ((Pmc    *)0x400E0400U) /**< \brief (PMC       ) Base Address */\r
 502 #define UART0      ((Uart   *)0x400E0600U) /**< \brief (UART0     ) Base Address */\r
 503 #define PDC_UART0  ((Pdc    *)0x400E0700U) /**< \brief (PDC_UART0 ) Base Address */\r
 504 #define CHIPID     ((Chipid *)0x400E0740U) /**< \brief (CHIPID    ) Base Address */\r
 505 #define EFC        ((Efc    *)0x400E0A00U) /**< \brief (EFC       ) Base Address */\r
 506 #define PIOA       ((Pio    *)0x400E0E00U) /**< \brief (PIOA      ) Base Address */\r
 507 #define PDC_PIOA   ((Pdc    *)0x400E0F68U) /**< \brief (PDC_PIOA  ) Base Address */\r
 508 #define PIOB       ((Pio    *)0x400E1000U) /**< \brief (PIOB      ) Base Address */\r
 509 #define PIOC       ((Pio    *)0x400E1200U) /**< \brief (PIOC      ) Base Address */\r
 510 #define RSTC       ((Rstc   *)0x400E1800U) /**< \brief (RSTC      ) Base Address */\r
 511 #define SUPC       ((Supc   *)0x400E1810U) /**< \brief (SUPC      ) Base Address */\r
 512 #define RTT        ((Rtt    *)0x400E1830U) /**< \brief (RTT       ) Base Address */\r
 513 #define WDT        ((Wdt    *)0x400E1850U) /**< \brief (WDT       ) Base Address */\r
 514 #define RTC        ((Rtc    *)0x400E1860U) /**< \brief (RTC       ) Base Address */\r
 515 #define GPBR       ((Gpbr   *)0x400E1890U) /**< \brief (GPBR      ) Base Address */\r
 516 #define RSWDT      ((Rswdt  *)0x400E1900U) /**< \brief (RSWDT     ) Base Address */\r
 517 #endif /* (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
 518 /*@}*/\r
 519 \r
 520 /* ************************************************************************** */\r
 521 /*   PIO DEFINITIONS FOR SAM4E8C */\r
 522 /* ************************************************************************** */\r
 523 /** \addtogroup SAM4E8C_pio Peripheral Pio Definitions */\r
 524 /*@{*/\r
 525 \r
 526 #include "pio/sam4e8c.h"\r
 527 /*@}*/\r
 528 \r
 529 /* ************************************************************************** */\r
 530 /*   MEMORY MAPPING DEFINITIONS FOR SAM4E8C */\r
 531 /* ************************************************************************** */\r
 532 \r
 533 #define IFLASH_SIZE             (0x80000u)\r
 534 #define IFLASH_PAGE_SIZE        (512u)\r
 535 #define IFLASH_LOCK_REGION_SIZE (8192u)\r
 536 #define IFLASH_NB_OF_PAGES      (1024u)\r
 537 #define IFLASH_NB_OF_LOCK_BITS  (128u)\r
 538 #define IRAM_SIZE               (0x20000u)\r
 539 \r
 540 #define IFLASH_ADDR  (0x00400000u) /**< Internal Flash base address */\r
 541 #define IROM_ADDR    (0x00800000u) /**< Internal ROM base address */\r
 542 #define IRAM_ADDR    (0x20000000u) /**< Internal RAM base address */\r
 543 #define EBI_CS0_ADDR (0x60000000u) /**< EBI Chip Select 0 base address */\r
 544 #define EBI_CS1_ADDR (0x61000000u) /**< EBI Chip Select 1 base address */\r
 545 #define EBI_CS2_ADDR (0x62000000u) /**< EBI Chip Select 2 base address */\r
 546 #define EBI_CS3_ADDR (0x63000000u) /**< EBI Chip Select 3 base address */\r
 547 \r
 548 /* ************************************************************************** */\r
 549 /*   MISCELLANEOUS DEFINITIONS FOR SAM4E8C */\r
 550 /* ************************************************************************** */\r
 551 \r
 552 #define CHIP_JTAGID (0x05B3703FUL)\r
 553 #define CHIP_CIDR   (0xA3CC0CE0UL)\r
 554 #define CHIP_EXID   (0x00110209UL)\r
 555 #define NB_CH_AFE0  (6UL)\r
 556 #define NB_CH_AFE1  (4UL)\r
 557 \r
 558 /* ************************************************************************** */\r
 559 /*   ELECTRICAL DEFINITIONS FOR SAM4E8C */\r
 560 /* ************************************************************************** */\r
 561 \r
 562 /* Device characteristics */\r
 563 #define CHIP_FREQ_SLCK_RC_MIN           (20000UL)\r
 564 #define CHIP_FREQ_SLCK_RC               (32000UL)\r
 565 #define CHIP_FREQ_SLCK_RC_MAX           (44000UL)\r
 566 #define CHIP_FREQ_MAINCK_RC_4MHZ        (4000000UL)\r
 567 #define CHIP_FREQ_MAINCK_RC_8MHZ        (8000000UL)\r
 568 #define CHIP_FREQ_MAINCK_RC_12MHZ       (12000000UL)\r
 569 #define CHIP_FREQ_CPU_MAX               (120000000UL)\r
 570 #define CHIP_FREQ_XTAL_32K              (32768UL)\r
 571 #define CHIP_FREQ_XTAL_12M              (12000000UL)\r
 572 \r
 573 /* Embedded Flash Write Wait State */\r
 574 #define CHIP_FLASH_WRITE_WAIT_STATE     (6U)\r
 575 \r
 576 /* Embedded Flash Read Wait State (VDDCORE set at 1.20V) */\r
 577 #define CHIP_FREQ_FWS_0                 (20000000UL)  /**< \brief Maximum operating frequency when FWS is 0 */\r
 578 #define CHIP_FREQ_FWS_1                 (40000000UL)  /**< \brief Maximum operating frequency when FWS is 1 */\r
 579 #define CHIP_FREQ_FWS_2                 (60000000UL)  /**< \brief Maximum operating frequency when FWS is 2 */\r
 580 #define CHIP_FREQ_FWS_3                 (80000000UL)  /**< \brief Maximum operating frequency when FWS is 3 */\r
 581 #define CHIP_FREQ_FWS_4                 (100000000UL) /**< \brief Maximum operating frequency when FWS is 4 */\r
 582 #define CHIP_FREQ_FWS_5                 (123000000UL) /**< \brief Maximum operating frequency when FWS is 5 */\r
 583 \r
 584 #ifdef __cplusplus\r
 585 }\r
 586 #endif\r
 587 \r
 588 /*@}*/\r
 589 \r
 590 #endif /* _SAM4E8C_ */\r