git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M7_SAMV71_Xplained/libchip_samv7/include/samv7/instance/instance_rtc.h

   1 /* ---------------------------------------------------------------------------- */\r
   2 /*                  Atmel Microcontroller Software Support                      */\r
   3 /*                       SAM Software Package License                           */\r
   4 /* ---------------------------------------------------------------------------- */\r
   5 /* Copyright (c) 2014, Atmel Corporation                                        */\r
   6 /*                                                                              */\r
   7 /* All rights reserved.                                                         */\r
   8 /*                                                                              */\r
   9 /* Redistribution and use in source and binary forms, with or without           */\r
  10 /* modification, are permitted provided that the following condition is met:    */\r
  11 /*                                                                              */\r
  12 /* - Redistributions of source code must retain the above copyright notice,     */\r
  13 /* this list of conditions and the disclaimer below.                            */\r
  14 /*                                                                              */\r
  15 /* Atmel's name may not be used to endorse or promote products derived from     */\r
  16 /* this software without specific prior written permission.                     */\r
  17 /*                                                                              */\r
  18 /* DISCLAIMER:  THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR   */\r
  19 /* IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF */\r
  20 /* MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE   */\r
  21 /* DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,      */\r
  22 /* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT */\r
  23 /* LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,  */\r
  24 /* OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF    */\r
  25 /* LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING         */\r
  26 /* NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, */\r
  27 /* EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.                           */\r
  28 /* ---------------------------------------------------------------------------- */\r
  29 \r
  30 #ifndef _SAM_RTC_INSTANCE_\r
  31 #define _SAM_RTC_INSTANCE_\r
  32 \r
  33 /* ========== Register definition for RTC peripheral ========== */\r
  34 #if (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  35   #define REG_RTC_CR                       (0x400E1860U) /**< \brief (RTC) Control Register */\r
  36   #define REG_RTC_MR                       (0x400E1864U) /**< \brief (RTC) Mode Register */\r
  37   #define REG_RTC_TIMR                     (0x400E1868U) /**< \brief (RTC) Time Register */\r
  38   #define REG_RTC_CALR                     (0x400E186CU) /**< \brief (RTC) Calendar Register */\r
  39   #define REG_RTC_TIMALR                   (0x400E1870U) /**< \brief (RTC) Time Alarm Register */\r
  40   #define REG_RTC_CALALR                   (0x400E1874U) /**< \brief (RTC) Calendar Alarm Register */\r
  41   #define REG_RTC_SR                       (0x400E1878U) /**< \brief (RTC) Status Register */\r
  42   #define REG_RTC_SCCR                     (0x400E187CU) /**< \brief (RTC) Status Clear Command Register */\r
  43   #define REG_RTC_IER                      (0x400E1880U) /**< \brief (RTC) Interrupt Enable Register */\r
  44   #define REG_RTC_IDR                      (0x400E1884U) /**< \brief (RTC) Interrupt Disable Register */\r
  45   #define REG_RTC_IMR                      (0x400E1888U) /**< \brief (RTC) Interrupt Mask Register */\r
  46   #define REG_RTC_VER                      (0x400E188CU) /**< \brief (RTC) Valid Entry Register */\r
  47   #define REG_RTC_TSTR0                    (0x400E1910U) /**< \brief (RTC) TimeStamp Time Register 0 */\r
  48   #define REG_RTC_TSDR0                    (0x400E1914U) /**< \brief (RTC) TimeStamp Date Register 0 */\r
  49   #define REG_RTC_TSSR0                    (0x400E1918U) /**< \brief (RTC) TimeStamp Source Register 0 */\r
  50   #define REG_RTC_TSTR1                    (0x400E191CU) /**< \brief (RTC) TimeStamp Time Register 1 */\r
  51   #define REG_RTC_TSDR1                    (0x400E1920U) /**< \brief (RTC) TimeStamp Date Register 1 */\r
  52   #define REG_RTC_TSSR1                    (0x400E1924U) /**< \brief (RTC) TimeStamp Source Register 1 */\r
  53   #define REG_RTC_WPMR                     (0x400E1944U) /**< \brief (RTC) Write Protection Mode Register */\r
  54   #define REG_RTC_VERSION                  (0x400E195CU) /**< \brief (RTC) Version Register */\r
  55 #else\r
  56   #define REG_RTC_CR      (*(__IO uint32_t*)0x400E1860U) /**< \brief (RTC) Control Register */\r
  57   #define REG_RTC_MR      (*(__IO uint32_t*)0x400E1864U) /**< \brief (RTC) Mode Register */\r
  58   #define REG_RTC_TIMR    (*(__IO uint32_t*)0x400E1868U) /**< \brief (RTC) Time Register */\r
  59   #define REG_RTC_CALR    (*(__IO uint32_t*)0x400E186CU) /**< \brief (RTC) Calendar Register */\r
  60   #define REG_RTC_TIMALR  (*(__IO uint32_t*)0x400E1870U) /**< \brief (RTC) Time Alarm Register */\r
  61   #define REG_RTC_CALALR  (*(__IO uint32_t*)0x400E1874U) /**< \brief (RTC) Calendar Alarm Register */\r
  62   #define REG_RTC_SR      (*(__I  uint32_t*)0x400E1878U) /**< \brief (RTC) Status Register */\r
  63   #define REG_RTC_SCCR    (*(__O  uint32_t*)0x400E187CU) /**< \brief (RTC) Status Clear Command Register */\r
  64   #define REG_RTC_IER     (*(__O  uint32_t*)0x400E1880U) /**< \brief (RTC) Interrupt Enable Register */\r
  65   #define REG_RTC_IDR     (*(__O  uint32_t*)0x400E1884U) /**< \brief (RTC) Interrupt Disable Register */\r
  66   #define REG_RTC_IMR     (*(__I  uint32_t*)0x400E1888U) /**< \brief (RTC) Interrupt Mask Register */\r
  67   #define REG_RTC_VER     (*(__I  uint32_t*)0x400E188CU) /**< \brief (RTC) Valid Entry Register */\r
  68   #define REG_RTC_TSTR0   (*(__I  uint32_t*)0x400E1910U) /**< \brief (RTC) TimeStamp Time Register 0 */\r
  69   #define REG_RTC_TSDR0   (*(__I  uint32_t*)0x400E1914U) /**< \brief (RTC) TimeStamp Date Register 0 */\r
  70   #define REG_RTC_TSSR0   (*(__I  uint32_t*)0x400E1918U) /**< \brief (RTC) TimeStamp Source Register 0 */\r
  71   #define REG_RTC_TSTR1   (*(__I  uint32_t*)0x400E191CU) /**< \brief (RTC) TimeStamp Time Register 1 */\r
  72   #define REG_RTC_TSDR1   (*(__I  uint32_t*)0x400E1920U) /**< \brief (RTC) TimeStamp Date Register 1 */\r
  73   #define REG_RTC_TSSR1   (*(__I  uint32_t*)0x400E1924U) /**< \brief (RTC) TimeStamp Source Register 1 */\r
  74   #define REG_RTC_WPMR    (*(__IO uint32_t*)0x400E1944U) /**< \brief (RTC) Write Protection Mode Register */\r
  75   #define REG_RTC_VERSION (*(__I  uint32_t*)0x400E195CU) /**< \brief (RTC) Version Register */\r
  76 #endif /* (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
  77 \r
  78 #endif /* _SAM_RTC_INSTANCE_ */\r