git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M7_SAMV71_Xplained/libchip_samv7/include/samv7/instance/instance_smc.h

   1 /* ---------------------------------------------------------------------------- */\r
   2 /*                  Atmel Microcontroller Software Support                      */\r
   3 /*                       SAM Software Package License                           */\r
   4 /* ---------------------------------------------------------------------------- */\r
   5 /* Copyright (c) 2014, Atmel Corporation                                        */\r
   6 /*                                                                              */\r
   7 /* All rights reserved.                                                         */\r
   8 /*                                                                              */\r
   9 /* Redistribution and use in source and binary forms, with or without           */\r
  10 /* modification, are permitted provided that the following condition is met:    */\r
  11 /*                                                                              */\r
  12 /* - Redistributions of source code must retain the above copyright notice,     */\r
  13 /* this list of conditions and the disclaimer below.                            */\r
  14 /*                                                                              */\r
  15 /* Atmel's name may not be used to endorse or promote products derived from     */\r
  16 /* this software without specific prior written permission.                     */\r
  17 /*                                                                              */\r
  18 /* DISCLAIMER:  THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR   */\r
  19 /* IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF */\r
  20 /* MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE   */\r
  21 /* DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,      */\r
  22 /* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT */\r
  23 /* LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,  */\r
  24 /* OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF    */\r
  25 /* LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING         */\r
  26 /* NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, */\r
  27 /* EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.                           */\r
  28 /* ---------------------------------------------------------------------------- */\r
  29 \r
  30 #ifndef _SAM_SMC_INSTANCE_\r
  31 #define _SAM_SMC_INSTANCE_\r
  32 \r
  33 /* ========== Register definition for SMC peripheral ========== */\r
  34 #if (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  35   #define REG_SMC_SETUP0                    (0x40080000U) /**< \brief (SMC) SMC Setup Register (CS_number = 0) */\r
  36   #define REG_SMC_PULSE0                    (0x40080004U) /**< \brief (SMC) SMC Pulse Register (CS_number = 0) */\r
  37   #define REG_SMC_CYCLE0                    (0x40080008U) /**< \brief (SMC) SMC Cycle Register (CS_number = 0) */\r
  38   #define REG_SMC_MODE0                     (0x4008000CU) /**< \brief (SMC) SMC Mode Register (CS_number = 0) */\r
  39   #define REG_SMC_SETUP1                    (0x40080010U) /**< \brief (SMC) SMC Setup Register (CS_number = 1) */\r
  40   #define REG_SMC_PULSE1                    (0x40080014U) /**< \brief (SMC) SMC Pulse Register (CS_number = 1) */\r
  41   #define REG_SMC_CYCLE1                    (0x40080018U) /**< \brief (SMC) SMC Cycle Register (CS_number = 1) */\r
  42   #define REG_SMC_MODE1                     (0x4008001CU) /**< \brief (SMC) SMC Mode Register (CS_number = 1) */\r
  43   #define REG_SMC_SETUP2                    (0x40080020U) /**< \brief (SMC) SMC Setup Register (CS_number = 2) */\r
  44   #define REG_SMC_PULSE2                    (0x40080024U) /**< \brief (SMC) SMC Pulse Register (CS_number = 2) */\r
  45   #define REG_SMC_CYCLE2                    (0x40080028U) /**< \brief (SMC) SMC Cycle Register (CS_number = 2) */\r
  46   #define REG_SMC_MODE2                     (0x4008002CU) /**< \brief (SMC) SMC Mode Register (CS_number = 2) */\r
  47   #define REG_SMC_SETUP3                    (0x40080030U) /**< \brief (SMC) SMC Setup Register (CS_number = 3) */\r
  48   #define REG_SMC_PULSE3                    (0x40080034U) /**< \brief (SMC) SMC Pulse Register (CS_number = 3) */\r
  49   #define REG_SMC_CYCLE3                    (0x40080038U) /**< \brief (SMC) SMC Cycle Register (CS_number = 3) */\r
  50   #define REG_SMC_MODE3                     (0x4008003CU) /**< \brief (SMC) SMC Mode Register (CS_number = 3) */\r
  51   #define REG_SMC_OCMS                      (0x40080080U) /**< \brief (SMC) SMC OCMS MODE Register */\r
  52   #define REG_SMC_KEY1                      (0x40080084U) /**< \brief (SMC) SMC OCMS KEY1 Register */\r
  53   #define REG_SMC_KEY2                      (0x40080088U) /**< \brief (SMC) SMC OCMS KEY2 Register */\r
  54   #define REG_SMC_WPMR                      (0x400800E4U) /**< \brief (SMC) SMC Write Protect Mode Register */\r
  55   #define REG_SMC_WPSR                      (0x400800E8U) /**< \brief (SMC) SMC Write Protect Status Register */\r
  56   #define REG_SMC_ADDRSIZE                  (0x400800ECU) /**< \brief (SMC) SMC Address Size Register */\r
  57   #define REG_SMC_IPNAME                    (0x400800F0U) /**< \brief (SMC) SMC IP Name 1 Register */\r
  58   #define REG_SMC_FEATURES                  (0x400800F8U) /**< \brief (SMC) SMC Features Register */\r
  59   #define REG_SMC_VERSION                   (0x400800FCU) /**< \brief (SMC) SMC Version Register */\r
  60 #else\r
  61   #define REG_SMC_SETUP0   (*(__IO uint32_t*)0x40080000U) /**< \brief (SMC) SMC Setup Register (CS_number = 0) */\r
  62   #define REG_SMC_PULSE0   (*(__IO uint32_t*)0x40080004U) /**< \brief (SMC) SMC Pulse Register (CS_number = 0) */\r
  63   #define REG_SMC_CYCLE0   (*(__IO uint32_t*)0x40080008U) /**< \brief (SMC) SMC Cycle Register (CS_number = 0) */\r
  64   #define REG_SMC_MODE0    (*(__IO uint32_t*)0x4008000CU) /**< \brief (SMC) SMC Mode Register (CS_number = 0) */\r
  65   #define REG_SMC_SETUP1   (*(__IO uint32_t*)0x40080010U) /**< \brief (SMC) SMC Setup Register (CS_number = 1) */\r
  66   #define REG_SMC_PULSE1   (*(__IO uint32_t*)0x40080014U) /**< \brief (SMC) SMC Pulse Register (CS_number = 1) */\r
  67   #define REG_SMC_CYCLE1   (*(__IO uint32_t*)0x40080018U) /**< \brief (SMC) SMC Cycle Register (CS_number = 1) */\r
  68   #define REG_SMC_MODE1    (*(__IO uint32_t*)0x4008001CU) /**< \brief (SMC) SMC Mode Register (CS_number = 1) */\r
  69   #define REG_SMC_SETUP2   (*(__IO uint32_t*)0x40080020U) /**< \brief (SMC) SMC Setup Register (CS_number = 2) */\r
  70   #define REG_SMC_PULSE2   (*(__IO uint32_t*)0x40080024U) /**< \brief (SMC) SMC Pulse Register (CS_number = 2) */\r
  71   #define REG_SMC_CYCLE2   (*(__IO uint32_t*)0x40080028U) /**< \brief (SMC) SMC Cycle Register (CS_number = 2) */\r
  72   #define REG_SMC_MODE2    (*(__IO uint32_t*)0x4008002CU) /**< \brief (SMC) SMC Mode Register (CS_number = 2) */\r
  73   #define REG_SMC_SETUP3   (*(__IO uint32_t*)0x40080030U) /**< \brief (SMC) SMC Setup Register (CS_number = 3) */\r
  74   #define REG_SMC_PULSE3   (*(__IO uint32_t*)0x40080034U) /**< \brief (SMC) SMC Pulse Register (CS_number = 3) */\r
  75   #define REG_SMC_CYCLE3   (*(__IO uint32_t*)0x40080038U) /**< \brief (SMC) SMC Cycle Register (CS_number = 3) */\r
  76   #define REG_SMC_MODE3    (*(__IO uint32_t*)0x4008003CU) /**< \brief (SMC) SMC Mode Register (CS_number = 3) */\r
  77   #define REG_SMC_OCMS     (*(__IO uint32_t*)0x40080080U) /**< \brief (SMC) SMC OCMS MODE Register */\r
  78   #define REG_SMC_KEY1     (*(__O  uint32_t*)0x40080084U) /**< \brief (SMC) SMC OCMS KEY1 Register */\r
  79   #define REG_SMC_KEY2     (*(__O  uint32_t*)0x40080088U) /**< \brief (SMC) SMC OCMS KEY2 Register */\r
  80   #define REG_SMC_WPMR     (*(__IO uint32_t*)0x400800E4U) /**< \brief (SMC) SMC Write Protect Mode Register */\r
  81   #define REG_SMC_WPSR     (*(__I  uint32_t*)0x400800E8U) /**< \brief (SMC) SMC Write Protect Status Register */\r
  82   #define REG_SMC_ADDRSIZE (*(__I  uint32_t*)0x400800ECU) /**< \brief (SMC) SMC Address Size Register */\r
  83   #define REG_SMC_IPNAME   (*(__I  uint32_t*)0x400800F0U) /**< \brief (SMC) SMC IP Name 1 Register */\r
  84   #define REG_SMC_FEATURES (*(__I  uint32_t*)0x400800F8U) /**< \brief (SMC) SMC Features Register */\r
  85   #define REG_SMC_VERSION  (*(__I  uint32_t*)0x400800FCU) /**< \brief (SMC) SMC Version Register */\r
  86 #endif /* (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
  87 \r
  88 #endif /* _SAM_SMC_INSTANCE_ */\r