git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M7_SAMV71_Xplained_IAR_Keil/libchip_samv7/include/icm.h

   1 /* ----------------------------------------------------------------------------\r
   2  *         SAM Software Package License\r
   3  * ----------------------------------------------------------------------------\r
   4  * Copyright (c) 2013, Atmel Corporation\r
   5  *\r
   6  * All rights reserved.\r
   7  *\r
   8  * Redistribution and use in source and binary forms, with or without\r
   9  * modification, are permitted provided that the following conditions are met:\r
  10  *\r
  11  * - Redistributions of source code must retain the above copyright notice,\r
  12  * this list of conditions and the disclaimer below.\r
  13  *\r
  14  * Atmel's name may not be used to endorse or promote products derived from\r
  15  * this software without specific prior written permission.\r
  16  *\r
  17  * DISCLAIMER: THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR\r
  18  * IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF\r
  19  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE\r
  20  * DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,\r
  21  * INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT\r
  22  * LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,\r
  23  * OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF\r
  24  * LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING\r
  25  * NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,\r
  26  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
  27  * ----------------------------------------------------------------------------\r
  28  */\r
  29 \r
  30 #ifndef _ICM_\r
  31 #define _ICM_\r
  32 \r
  33 /*------------------------------------------------------------------------------\r
  34  *         Headers\r
  35  *------------------------------------------------------------------------------*/\r
  36 \r
  37 #include "chip.h"\r
  38 \r
  39 \r
  40 /*------------------------------------------------------------------------------*/\r
  41 /*         Definition                                                           */\r
  42 /*------------------------------------------------------------------------------*/\r
  43 #define ICM_RCFG_CDWBN (0x1u << 0) /**< \brief (ICM_RCFG) Compare Digest or Write Back Digest */\r
  44 #define ICM_RCFG_WRAP (0x1u << 1) /**< \brief (ICM_RCFG) Wrap Command */\r
  45 #define ICM_RCFG_EOM (0x1u << 2) /**< \brief (ICM_RCFG) End Of Monitoring */\r
  46 #define ICM_RCFG_RHIEN (0x1u << 4) /**< \brief (ICM_RCFG) Region Hash Completed interrupt enable */\r
  47 #define ICM_RCFG_DMIEN (0x1u << 5) /**< \brief (ICM_RCFG) Digest Mismatch interrupt enable */\r
  48 #define ICM_RCFG_BEIEN (0x1u << 6) /**< \brief (ICM_RCFG) Bus error interrupt enable  */\r
  49 #define ICM_RCFG_WCIEN (0x1u << 7) /**< \brief (ICM_RCFG) Warp condition interrupt enable  */\r
  50 #define ICM_RCFG_ECIEN (0x1u << 8) /**< \brief (ICM_RCFG) End bit condition interrupt enable  */\r
  51 #define ICM_RCFG_SUIEN (0x1u << 9) /**< \brief (ICM_RCFG) Monitoring Status Updated Condition Interrupt Enable  */\r
  52 #define ICM_RCFG_PROCDLY (0x1u << 10) /**< \brief (ICM_RCFG) Processing Delay*/\r
  53 #define ICM_RCFG_UALGO_Pos 12\r
  54 #define ICM_RCFG_UALGO_Msk (0x7u << ICM_RCFG_UALGO_Pos) /**< \brief (ICM_RCFG) User SHA Algorithm */\r
  55 #define   ICM_RCFG_ALGO_SHA1 (0x0u << 12) /**< \brief (ICM_RCFG) SHA1 algorithm processed */\r
  56 #define   ICM_RCFG_ALGO_SHA256 (0x1u << 12) /**< \brief (ICM_RCFG) SHA256 algorithm processed */\r
  57 #define   ICM_RCFG_ALGO_SHA224 (0x4u << 12) /**< \brief (ICM_RCFG) SHA224 algorithm processed */\r
  58 #define ICM_RCFG_MRPROT_Pos 24\r
  59 #define ICM_RCFG_MRPROT_Msk (0x3fu << ICM_RCFG_MRPROT_Pos) /**< \brief (ICM_RCFG) Memory Region AHB Protection */\r
  60 #define ICM_RCFG_MRPROT(value) ((ICM_RCFG_MRPROT_Msk & ((value) << ICM_RCFG_MRPROT_Pos)))\r
  61 \r
  62 /*------------------------------------------------------------------------------*/\r
  63 /*         Type                                                                 */\r
  64 /*------------------------------------------------------------------------------*/\r
  65 \r
  66 /** \brief Structure ICM region descriptor area. */\r
  67 typedef struct _LinkedListDescriporIcmRegion\r
  68 {\r
  69     /** the first byte address of the Region. */\r
  70     uint32_t icm_raddr;\r
  71     /** Configuration Structure Member. */\r
  72     uint32_t icm_rcfg;\r
  73     /** Control Structure Member. */\r
  74     uint32_t icm_rctrl;\r
  75     /** Next Address Structure Member. */\r
  76     uint32_t icm_rnext;\r
  77 }LinkedListDescriporIcmRegion;\r
  78 \r
  79 /*------------------------------------------------------------------------------*/\r
  80 /*         Exported functions                                                   */\r
  81 /*------------------------------------------------------------------------------*/\r
  82 extern void ICM_Enable(void);\r
  83 extern void ICM_Disable(void);\r
  84 extern void ICM_SoftReset(void);\r
  85 extern void ICM_ReComputeHash(uint8_t region);\r
  86 extern void ICM_EnableMonitor(uint8_t region);\r
  87 extern void ICM_DisableMonitor(uint8_t region);\r
  88 extern void ICM_Configure(uint32_t mode);\r
  89 extern void ICM_EnableIt(uint32_t sources);\r
  90 extern void ICM_DisableIt(uint32_t sources);\r
  91 extern uint32_t ICM_GetIntStatus(void);\r
  92 extern uint32_t ICM_GetStatus(void);\r
  93 extern uint32_t ICM_GetUStatus(void);\r
  94 extern void ICM_SetDescStartAddress(uint32_t addr);\r
  95 extern void ICM_SetHashStartAddress(uint32_t addr);\r
  96 extern void ICM_SetInitHashValue(uint32_t val);\r
  97 #endif /* #ifndef _ICM_ */\r