git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M7_SAMV71_Xplained_IAR_Keil/libchip_samv7/include/samv7/instance/instance_matrix.h

   1 /* ---------------------------------------------------------------------------- */\r
   2 /*                  Atmel Microcontroller Software Support                      */\r
   3 /*                       SAM Software Package License                           */\r
   4 /* ---------------------------------------------------------------------------- */\r
   5 /* Copyright (c) 2014, Atmel Corporation                                        */\r
   6 /*                                                                              */\r
   7 /* All rights reserved.                                                         */\r
   8 /*                                                                              */\r
   9 /* Redistribution and use in source and binary forms, with or without           */\r
  10 /* modification, are permitted provided that the following condition is met:    */\r
  11 /*                                                                              */\r
  12 /* - Redistributions of source code must retain the above copyright notice,     */\r
  13 /* this list of conditions and the disclaimer below.                            */\r
  14 /*                                                                              */\r
  15 /* Atmel's name may not be used to endorse or promote products derived from     */\r
  16 /* this software without specific prior written permission.                     */\r
  17 /*                                                                              */\r
  18 /* DISCLAIMER:  THIS SOFTWARE IS PROVIDED BY ATMEL "AS IS" AND ANY EXPRESS OR   */\r
  19 /* IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF */\r
  20 /* MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT ARE   */\r
  21 /* DISCLAIMED. IN NO EVENT SHALL ATMEL BE LIABLE FOR ANY DIRECT, INDIRECT,      */\r
  22 /* INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT */\r
  23 /* LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA,  */\r
  24 /* OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF    */\r
  25 /* LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING         */\r
  26 /* NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, */\r
  27 /* EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.                           */\r
  28 /* ---------------------------------------------------------------------------- */\r
  29 \r
  30 #ifndef _SAM_MATRIX_INSTANCE_\r
  31 #define _SAM_MATRIX_INSTANCE_\r
  32 \r
  33 /* ========== Register definition for MATRIX peripheral ========== */\r
  34 #if (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__))\r
  35   #define REG_MATRIX_MCFG                     (0x40088000U) /**< \brief (MATRIX) Master Configuration Register */\r
  36   #define REG_MATRIX_SCFG                     (0x40088040U) /**< \brief (MATRIX) Slave Configuration Register */\r
  37   #define REG_MATRIX_PRAS0                    (0x40088080U) /**< \brief (MATRIX) Priority Register A for Slave 0 */\r
  38   #define REG_MATRIX_PRBS0                    (0x40088084U) /**< \brief (MATRIX) Priority Register B for Slave 0 */\r
  39   #define REG_MATRIX_PRAS1                    (0x40088088U) /**< \brief (MATRIX) Priority Register A for Slave 1 */\r
  40   #define REG_MATRIX_PRBS1                    (0x4008808CU) /**< \brief (MATRIX) Priority Register B for Slave 1 */\r
  41   #define REG_MATRIX_PRAS2                    (0x40088090U) /**< \brief (MATRIX) Priority Register A for Slave 2 */\r
  42   #define REG_MATRIX_PRBS2                    (0x40088094U) /**< \brief (MATRIX) Priority Register B for Slave 2 */\r
  43   #define REG_MATRIX_PRAS3                    (0x40088098U) /**< \brief (MATRIX) Priority Register A for Slave 3 */\r
  44   #define REG_MATRIX_PRBS3                    (0x4008809CU) /**< \brief (MATRIX) Priority Register B for Slave 3 */\r
  45   #define REG_MATRIX_PRAS4                    (0x400880A0U) /**< \brief (MATRIX) Priority Register A for Slave 4 */\r
  46   #define REG_MATRIX_PRBS4                    (0x400880A4U) /**< \brief (MATRIX) Priority Register B for Slave 4 */\r
  47   #define REG_MATRIX_PRAS5                    (0x400880A8U) /**< \brief (MATRIX) Priority Register A for Slave 5 */\r
  48   #define REG_MATRIX_PRBS5                    (0x400880ACU) /**< \brief (MATRIX) Priority Register B for Slave 5 */\r
  49   #define REG_MATRIX_PRAS6                    (0x400880B0U) /**< \brief (MATRIX) Priority Register A for Slave 6 */\r
  50   #define REG_MATRIX_PRBS6                    (0x400880B4U) /**< \brief (MATRIX) Priority Register B for Slave 6 */\r
  51   #define REG_MATRIX_PRAS7                    (0x400880B8U) /**< \brief (MATRIX) Priority Register A for Slave 7 */\r
  52   #define REG_MATRIX_PRBS7                    (0x400880BCU) /**< \brief (MATRIX) Priority Register B for Slave 7 */\r
  53   #define REG_MATRIX_PRAS8                    (0x400880C0U) /**< \brief (MATRIX) Priority Register A for Slave 8 */\r
  54   #define REG_MATRIX_PRBS8                    (0x400880C4U) /**< \brief (MATRIX) Priority Register B for Slave 8 */\r
  55   #define REG_MATRIX_PRAS9                    (0x400880C8U) /**< \brief (MATRIX) Priority Register A for Slave 9 */\r
  56   #define REG_MATRIX_PRBS9                    (0x400880CCU) /**< \brief (MATRIX) Priority Register B for Slave 9 */\r
  57   #define REG_MATRIX_PRAS10                   (0x400880D0U) /**< \brief (MATRIX) Priority Register A for Slave 10 */\r
  58   #define REG_MATRIX_PRBS10                   (0x400880D4U) /**< \brief (MATRIX) Priority Register B for Slave 10 */\r
  59   #define REG_MATRIX_PRAS11                   (0x400880D8U) /**< \brief (MATRIX) Priority Register A for Slave 11 */\r
  60   #define REG_MATRIX_PRBS11                   (0x400880DCU) /**< \brief (MATRIX) Priority Register B for Slave 11 */\r
  61   #define REG_MATRIX_PRAS12                   (0x400880E0U) /**< \brief (MATRIX) Priority Register A for Slave 12 */\r
  62   #define REG_MATRIX_PRBS12                   (0x400880E4U) /**< \brief (MATRIX) Priority Register B for Slave 12 */\r
  63   #define REG_MATRIX_PRAS13                   (0x400880E8U) /**< \brief (MATRIX) Priority Register A for Slave 13 */\r
  64   #define REG_MATRIX_PRBS13                   (0x400880ECU) /**< \brief (MATRIX) Priority Register B for Slave 13 */\r
  65   #define REG_MATRIX_PRAS14                   (0x400880F0U) /**< \brief (MATRIX) Priority Register A for Slave 14 */\r
  66   #define REG_MATRIX_PRBS14                   (0x400880F4U) /**< \brief (MATRIX) Priority Register B for Slave 14 */\r
  67   #define REG_MATRIX_PRAS15                   (0x400880F8U) /**< \brief (MATRIX) Priority Register A for Slave 15 */\r
  68   #define REG_MATRIX_PRBS15                   (0x400880FCU) /**< \brief (MATRIX) Priority Register B for Slave 15 */\r
  69   #define REG_MATRIX_MRCR                     (0x40088100U) /**< \brief (MATRIX) Master Remap Control Register */\r
  70   #define REG_MATRIX_SFR                      (0x40088110U) /**< \brief (MATRIX) Special Function Register */\r
  71   #define REG_MATRIX_MEIER                    (0x40088150U) /**< \brief (MATRIX) Master Error Interrupt Enable Register */\r
  72   #define REG_MATRIX_MEIDR                    (0x40088154U) /**< \brief (MATRIX) Master Error Interrupt Disable Register */\r
  73   #define REG_MATRIX_MEIMR                    (0x40088158U) /**< \brief (MATRIX) Master Error Interrupt Mask Register */\r
  74   #define REG_MATRIX_MESR                     (0x4008815CU) /**< \brief (MATRIX) Master Error Status Register */\r
  75   #define REG_MATRIX_MEAR                     (0x40088160U) /**< \brief (MATRIX) Master 0 Error Address Register */\r
  76   #define REG_MATRIX_WPMR                     (0x400881E4U) /**< \brief (MATRIX) Write Protect Mode Register */\r
  77   #define REG_MATRIX_WPSR                     (0x400881E8U) /**< \brief (MATRIX) Write Protect Status Register */\r
  78   #define REG_MATRIX_VERSION                  (0x400881FCU) /**< \brief (MATRIX) Version Register */\r
  79   #define REG_MATRIX_SSR                      (0x40088200U) /**< \brief (MATRIX) Security Slave 0 Register */\r
  80   #define REG_MATRIX_SASSR                    (0x40088240U) /**< \brief (MATRIX) Security Areas Split Slave 0 Register */\r
  81   #define REG_MATRIX_SRTSR                    (0x40088280U) /**< \brief (MATRIX) Security Region Top Slave 0 Register */\r
  82   #define REG_MATRIX_SPSELR                   (0x400882C0U) /**< \brief (MATRIX) Security Peripheral Select 1 Register */\r
  83 #else\r
  84   #define REG_MATRIX_MCFG    (*(__IO uint32_t*)0x40088000U) /**< \brief (MATRIX) Master Configuration Register */\r
  85   #define REG_MATRIX_SCFG    (*(__IO uint32_t*)0x40088040U) /**< \brief (MATRIX) Slave Configuration Register */\r
  86   #define REG_MATRIX_PRAS0   (*(__IO uint32_t*)0x40088080U) /**< \brief (MATRIX) Priority Register A for Slave 0 */\r
  87   #define REG_MATRIX_PRBS0   (*(__IO uint32_t*)0x40088084U) /**< \brief (MATRIX) Priority Register B for Slave 0 */\r
  88   #define REG_MATRIX_PRAS1   (*(__IO uint32_t*)0x40088088U) /**< \brief (MATRIX) Priority Register A for Slave 1 */\r
  89   #define REG_MATRIX_PRBS1   (*(__IO uint32_t*)0x4008808CU) /**< \brief (MATRIX) Priority Register B for Slave 1 */\r
  90   #define REG_MATRIX_PRAS2   (*(__IO uint32_t*)0x40088090U) /**< \brief (MATRIX) Priority Register A for Slave 2 */\r
  91   #define REG_MATRIX_PRBS2   (*(__IO uint32_t*)0x40088094U) /**< \brief (MATRIX) Priority Register B for Slave 2 */\r
  92   #define REG_MATRIX_PRAS3   (*(__IO uint32_t*)0x40088098U) /**< \brief (MATRIX) Priority Register A for Slave 3 */\r
  93   #define REG_MATRIX_PRBS3   (*(__IO uint32_t*)0x4008809CU) /**< \brief (MATRIX) Priority Register B for Slave 3 */\r
  94   #define REG_MATRIX_PRAS4   (*(__IO uint32_t*)0x400880A0U) /**< \brief (MATRIX) Priority Register A for Slave 4 */\r
  95   #define REG_MATRIX_PRBS4   (*(__IO uint32_t*)0x400880A4U) /**< \brief (MATRIX) Priority Register B for Slave 4 */\r
  96   #define REG_MATRIX_PRAS5   (*(__IO uint32_t*)0x400880A8U) /**< \brief (MATRIX) Priority Register A for Slave 5 */\r
  97   #define REG_MATRIX_PRBS5   (*(__IO uint32_t*)0x400880ACU) /**< \brief (MATRIX) Priority Register B for Slave 5 */\r
  98   #define REG_MATRIX_PRAS6   (*(__IO uint32_t*)0x400880B0U) /**< \brief (MATRIX) Priority Register A for Slave 6 */\r
  99   #define REG_MATRIX_PRBS6   (*(__IO uint32_t*)0x400880B4U) /**< \brief (MATRIX) Priority Register B for Slave 6 */\r
 100   #define REG_MATRIX_PRAS7   (*(__IO uint32_t*)0x400880B8U) /**< \brief (MATRIX) Priority Register A for Slave 7 */\r
 101   #define REG_MATRIX_PRBS7   (*(__IO uint32_t*)0x400880BCU) /**< \brief (MATRIX) Priority Register B for Slave 7 */\r
 102   #define REG_MATRIX_PRAS8   (*(__IO uint32_t*)0x400880C0U) /**< \brief (MATRIX) Priority Register A for Slave 8 */\r
 103   #define REG_MATRIX_PRBS8   (*(__IO uint32_t*)0x400880C4U) /**< \brief (MATRIX) Priority Register B for Slave 8 */\r
 104   #define REG_MATRIX_PRAS9   (*(__IO uint32_t*)0x400880C8U) /**< \brief (MATRIX) Priority Register A for Slave 9 */\r
 105   #define REG_MATRIX_PRBS9   (*(__IO uint32_t*)0x400880CCU) /**< \brief (MATRIX) Priority Register B for Slave 9 */\r
 106   #define REG_MATRIX_PRAS10  (*(__IO uint32_t*)0x400880D0U) /**< \brief (MATRIX) Priority Register A for Slave 10 */\r
 107   #define REG_MATRIX_PRBS10  (*(__IO uint32_t*)0x400880D4U) /**< \brief (MATRIX) Priority Register B for Slave 10 */\r
 108   #define REG_MATRIX_PRAS11  (*(__IO uint32_t*)0x400880D8U) /**< \brief (MATRIX) Priority Register A for Slave 11 */\r
 109   #define REG_MATRIX_PRBS11  (*(__IO uint32_t*)0x400880DCU) /**< \brief (MATRIX) Priority Register B for Slave 11 */\r
 110   #define REG_MATRIX_PRAS12  (*(__IO uint32_t*)0x400880E0U) /**< \brief (MATRIX) Priority Register A for Slave 12 */\r
 111   #define REG_MATRIX_PRBS12  (*(__IO uint32_t*)0x400880E4U) /**< \brief (MATRIX) Priority Register B for Slave 12 */\r
 112   #define REG_MATRIX_PRAS13  (*(__IO uint32_t*)0x400880E8U) /**< \brief (MATRIX) Priority Register A for Slave 13 */\r
 113   #define REG_MATRIX_PRBS13  (*(__IO uint32_t*)0x400880ECU) /**< \brief (MATRIX) Priority Register B for Slave 13 */\r
 114   #define REG_MATRIX_PRAS14  (*(__IO uint32_t*)0x400880F0U) /**< \brief (MATRIX) Priority Register A for Slave 14 */\r
 115   #define REG_MATRIX_PRBS14  (*(__IO uint32_t*)0x400880F4U) /**< \brief (MATRIX) Priority Register B for Slave 14 */\r
 116   #define REG_MATRIX_PRAS15  (*(__IO uint32_t*)0x400880F8U) /**< \brief (MATRIX) Priority Register A for Slave 15 */\r
 117   #define REG_MATRIX_PRBS15  (*(__IO uint32_t*)0x400880FCU) /**< \brief (MATRIX) Priority Register B for Slave 15 */\r
 118   #define REG_MATRIX_MRCR    (*(__IO uint32_t*)0x40088100U) /**< \brief (MATRIX) Master Remap Control Register */\r
 119   #define REG_MATRIX_SFR     (*(__IO uint32_t*)0x40088110U) /**< \brief (MATRIX) Special Function Register */\r
 120   #define REG_MATRIX_MEIER   (*(__O  uint32_t*)0x40088150U) /**< \brief (MATRIX) Master Error Interrupt Enable Register */\r
 121   #define REG_MATRIX_MEIDR   (*(__O  uint32_t*)0x40088154U) /**< \brief (MATRIX) Master Error Interrupt Disable Register */\r
 122   #define REG_MATRIX_MEIMR   (*(__I  uint32_t*)0x40088158U) /**< \brief (MATRIX) Master Error Interrupt Mask Register */\r
 123   #define REG_MATRIX_MESR    (*(__I  uint32_t*)0x4008815CU) /**< \brief (MATRIX) Master Error Status Register */\r
 124   #define REG_MATRIX_MEAR    (*(__I  uint32_t*)0x40088160U) /**< \brief (MATRIX) Master 0 Error Address Register */\r
 125   #define REG_MATRIX_WPMR    (*(__IO uint32_t*)0x400881E4U) /**< \brief (MATRIX) Write Protect Mode Register */\r
 126   #define REG_MATRIX_WPSR    (*(__I  uint32_t*)0x400881E8U) /**< \brief (MATRIX) Write Protect Status Register */\r
 127   #define REG_MATRIX_VERSION (*(__I  uint32_t*)0x400881FCU) /**< \brief (MATRIX) Version Register */\r
 128   #define REG_MATRIX_SSR     (*(__IO uint32_t*)0x40088200U) /**< \brief (MATRIX) Security Slave 0 Register */\r
 129   #define REG_MATRIX_SASSR   (*(__IO uint32_t*)0x40088240U) /**< \brief (MATRIX) Security Areas Split Slave 0 Register */\r
 130   #define REG_MATRIX_SRTSR   (*(__IO uint32_t*)0x40088280U) /**< \brief (MATRIX) Security Region Top Slave 0 Register */\r
 131   #define REG_MATRIX_SPSELR  (*(__IO uint32_t*)0x400882C0U) /**< \brief (MATRIX) Security Peripheral Select 1 Register */\r
 132 #endif /* (defined(__ASSEMBLY__) || defined(__IAR_SYSTEMS_ASM__)) */\r
 133 \r
 134 #endif /* _SAM_MATRIX_INSTANCE_ */\r