git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M7_STM32F7_STM32756G-EVAL/ST_Library/stm32f7xx_hal_cec.c

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32f7xx_hal_cec.c\r
   4   * @author  MCD Application Team\r
   5   * @version V0.3.0\r
   6   * @date    06-March-2015\r
   7   * @brief   CEC HAL module driver.\r
   8   * \r
   9   *          This file provides firmware functions to manage the following \r
  10   *          functionalities of the High Definition Multimedia Interface \r
  11   *          Consumer Electronics Control Peripheral (CEC).\r
  12   *           + Initialization and de-initialization function\r
  13   *           + IO operation function\r
  14   *           + Peripheral Control function\r
  15   *\r
  16   *           \r
  17   @verbatim       \r
  18  ===============================================================================\r
  19                         ##### How to use this driver #####\r
  20  ===============================================================================\r
  21     [..]\r
  22     The CEC HAL driver can be used as follow:\r
  23     \r
  24     (#) Declare a CEC_HandleTypeDef handle structure.\r
  25     (#) Initialize the CEC low level resources by implementing the HAL_CEC_MspInit ()API:\r
  26         (##) Enable the CEC interface clock.\r
  27         (##) CEC pins configuration:\r
  28             (+) Enable the clock for the CEC GPIOs.\r
  29             (+) Configure these CEC pins as alternate function pull-up.\r
  30         (##) NVIC configuration if you need to use interrupt process (HAL_CEC_Transmit_IT()\r
  31              and HAL_CEC_Receive_IT() APIs):\r
  32             (+) Configure the CEC interrupt priority.\r
  33             (+) Enable the NVIC CEC IRQ handle.\r
  34             (@) The specific CEC interrupts (Transmission complete interrupt, \r
  35                 RXNE interrupt and Error Interrupts) will be managed using the macros\r
  36                 __HAL_CEC_ENABLE_IT() and __HAL_CEC_DISABLE_IT() inside the transmit \r
  37                 and receive process.\r
  38 \r
  39     (#) Program the Signal Free Time (SFT) and SFT option, Tolerance, reception stop in\r
  40         in case of Bit Rising Error, Error-Bit generation conditions, device logical\r
  41         address and Listen mode in the hcec Init structure.\r
  42 \r
  43     (#) Initialize the CEC registers by calling the HAL_CEC_Init() API.\r
  44         \r
  45     (@) This API (HAL_CEC_Init()) configures also the low level Hardware GPIO, CLOCK, CORTEX...etc)\r
  46         by calling the customed HAL_CEC_MspInit() API.\r
  47 \r
  48   @endverbatim\r
  49   ******************************************************************************\r
  50   * @attention\r
  51   *\r
  52   * <h2><center>&copy; COPYRIGHT(c) 2015 STMicroelectronics</center></h2>\r
  53   *\r
  54   * Redistribution and use in source and binary forms, with or without modification,\r
  55   * are permitted provided that the following conditions are met:\r
  56   *   1. Redistributions of source code must retain the above copyright notice,\r
  57   *      this list of conditions and the following disclaimer.\r
  58   *   2. Redistributions in binary form must reproduce the above copyright notice,\r
  59   *      this list of conditions and the following disclaimer in the documentation\r
  60   *      and/or other materials provided with the distribution.\r
  61   *   3. Neither the name of STMicroelectronics nor the names of its contributors\r
  62   *      may be used to endorse or promote products derived from this software\r
  63   *      without specific prior written permission.\r
  64   *\r
  65   * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"\r
  66   * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE\r
  67   * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE\r
  68   * DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE\r
  69   * FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL\r
  70   * DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR\r
  71   * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER\r
  72   * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY,\r
  73   * OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE\r
  74   * OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.\r
  75   *\r
  76   ******************************************************************************  \r
  77   */\r
  78 \r
  79 /* Includes ------------------------------------------------------------------*/\r
  80 #include "stm32f7xx_hal.h"\r
  81 \r
  82 /** @addtogroup STM32F7xx_HAL_Driver\r
  83   * @{\r
  84   */\r
  85 \r
  86 /** @defgroup CEC CEC \r
  87   * @brief HAL CEC module driver\r
  88   * @{\r
  89   */\r
  90 #ifdef HAL_CEC_MODULE_ENABLED\r
  91 \r
  92 /* Private typedef -----------------------------------------------------------*/\r
  93 /* Private define ------------------------------------------------------------*/\r
  94 /** @defgroup CEC_Private_Constants CEC Private Constants\r
  95   * @{\r
  96   */\r
  97 #define CEC_CFGR_FIELDS     (CEC_CFGR_SFT | CEC_CFGR_RXTOL | CEC_CFGR_BRESTP \\r
  98                            | CEC_CFGR_BREGEN | CEC_CFGR_LBPEGEN | CEC_CFGR_SFTOPT \\r
  99                            | CEC_CFGR_BRDNOGEN | CEC_CFGR_OAR | CEC_CFGR_LSTN)\r
 100 /**\r
 101   * @}\r
 102   */\r
 103  \r
 104 /* Private macro -------------------------------------------------------------*/\r
 105 /* Private variables ---------------------------------------------------------*/\r
 106 /* Private function prototypes -----------------------------------------------*/\r
 107 /** @defgroup CEC_Private_Functions CEC Private Functions\r
 108   * @{\r
 109   */\r
 110 static HAL_StatusTypeDef CEC_Transmit_IT(CEC_HandleTypeDef *hcec);\r
 111 static HAL_StatusTypeDef CEC_Receive_IT(CEC_HandleTypeDef *hcec);\r
 112 /**\r
 113   * @}\r
 114   */\r
 115   \r
 116 /* Exported functions ---------------------------------------------------------*/\r
 117 \r
 118 /** @defgroup CEC_Exported_Functions CEC Exported Functions\r
 119   * @{\r
 120   */\r
 121 \r
 122 /** @defgroup CEC_Exported_Functions_Group1 Initialization and de-initialization functions\r
 123   *  @brief    Initialization and Configuration functions \r
 124   *\r
 125 @verbatim                                                \r
 126 ===============================================================================\r
 127             ##### Initialization and Configuration functions #####\r
 128  ===============================================================================  \r
 129     [..]\r
 130     This subsection provides a set of functions allowing to initialize the CEC\r
 131       (+) The following parameters need to be configured: \r
 132         (++) SignalFreeTime\r
 133         (++) Tolerance \r
 134         (++) BRERxStop                 (RX stopped or not upon Bit Rising Error)\r
 135         (++) BREErrorBitGen            (Error-Bit generation in case of Bit Rising Error)\r
 136         (++) LBPEErrorBitGen           (Error-Bit generation in case of Long Bit Period Error)\r
 137         (++) BroadcastMsgNoErrorBitGen (Error-bit generation in case of broadcast message error)\r
 138         (++) SignalFreeTimeOption      (SFT Timer start definition)\r
 139         (++) OwnAddress                (CEC device address)\r
 140         (++) ListenMode\r
 141 \r
 142 @endverbatim\r
 143   * @{\r
 144   */\r
 145 \r
 146 /**\r
 147   * @brief Initializes the CEC mode according to the specified\r
 148   *         parameters in the CEC_InitTypeDef and creates the associated handle .\r
 149   * @param hcec: CEC handle\r
 150   * @retval HAL status\r
 151   */\r
 152 HAL_StatusTypeDef HAL_CEC_Init(CEC_HandleTypeDef *hcec)\r
 153 {\r
 154   uint32_t tmpreg = 0x0;\r
 155   \r
 156   /* Check the CEC handle allocation */\r
 157   if(hcec == NULL)\r
 158   {\r
 159     return HAL_ERROR;\r
 160   }\r
 161 \r
 162   /* Check the parameters */ \r
 163   assert_param(IS_CEC_SIGNALFREETIME(hcec->Init.SignalFreeTime));\r
 164   assert_param(IS_CEC_TOLERANCE(hcec->Init.Tolerance));  \r
 165   assert_param(IS_CEC_BRERXSTOP(hcec->Init.BRERxStop));\r
 166   assert_param(IS_CEC_BREERRORBITGEN(hcec->Init.BREErrorBitGen));\r
 167   assert_param(IS_CEC_LBPEERRORBITGEN(hcec->Init.LBPEErrorBitGen));\r
 168   assert_param(IS_CEC_BROADCASTERROR_NO_ERRORBIT_GENERATION(hcec->Init.BroadcastMsgNoErrorBitGen));\r
 169   assert_param(IS_CEC_SFTOP(hcec->Init.SignalFreeTimeOption)); \r
 170   assert_param(IS_CEC_OAR_ADDRESS(hcec->Init.OwnAddress)); \r
 171   assert_param(IS_CEC_LISTENING_MODE(hcec->Init.ListenMode));\r
 172   assert_param(IS_CEC_ADDRESS(hcec->Init.InitiatorAddress));  \r
 173 \r
 174   \r
 175   if(hcec->State == HAL_CEC_STATE_RESET)\r
 176   {   \r
 177     /* Init the low level hardware : GPIO, CLOCK */\r
 178   HAL_CEC_MspInit(hcec);\r
 179   }\r
 180   \r
 181   hcec->State = HAL_CEC_STATE_BUSY;\r
 182   \r
 183   /* Disable the Peripheral */\r
 184   __HAL_CEC_DISABLE(hcec);\r
 185   \r
 186   tmpreg = hcec->Init.SignalFreeTime;\r
 187   tmpreg |= hcec->Init.Tolerance;\r
 188   tmpreg |= hcec->Init.BRERxStop;\r
 189   tmpreg |= hcec->Init.BREErrorBitGen;\r
 190   tmpreg |= hcec->Init.LBPEErrorBitGen;\r
 191   tmpreg |= hcec->Init.BroadcastMsgNoErrorBitGen;\r
 192   tmpreg |= hcec->Init.SignalFreeTimeOption;\r
 193   tmpreg |= (hcec->Init.OwnAddress << CEC_CFGR_OAR_LSB_POS);\r
 194   tmpreg |= hcec->Init.ListenMode;\r
 195   \r
 196   /* Write to CEC Control Register */\r
 197   MODIFY_REG(hcec->Instance->CFGR, CEC_CFGR_FIELDS, tmpreg);\r
 198 \r
 199   /* Enable the Peripheral */\r
 200   __HAL_CEC_ENABLE(hcec);\r
 201   \r
 202   hcec->State = HAL_CEC_STATE_READY;\r
 203   \r
 204   return HAL_OK;\r
 205 }\r
 206 \r
 207 /**\r
 208   * @brief DeInitializes the CEC peripheral \r
 209   * @param hcec: CEC handle\r
 210   * @retval HAL status\r
 211   */\r
 212 HAL_StatusTypeDef HAL_CEC_DeInit(CEC_HandleTypeDef *hcec)\r
 213 {\r
 214   /* Check the CEC handle allocation */\r
 215   if(hcec == NULL)\r
 216   {\r
 217     return HAL_ERROR;\r
 218   }\r
 219 \r
 220   /* Check the parameters */\r
 221   assert_param(IS_CEC_ALL_INSTANCE(hcec->Instance));\r
 222 \r
 223   hcec->State = HAL_CEC_STATE_BUSY;\r
 224   \r
 225   /* DeInit the low level hardware */\r
 226   HAL_CEC_MspDeInit(hcec);\r
 227   /* Disable the Peripheral */\r
 228   __HAL_CEC_DISABLE(hcec);\r
 229   \r
 230   hcec->ErrorCode = HAL_CEC_ERROR_NONE;\r
 231   hcec->State = HAL_CEC_STATE_RESET;\r
 232   \r
 233   /* Process Unlock */\r
 234   __HAL_UNLOCK(hcec);\r
 235   \r
 236   return HAL_OK;\r
 237 }\r
 238 \r
 239 /**\r
 240   * @brief CEC MSP Init\r
 241   * @param hcec: CEC handle\r
 242   * @retval None\r
 243   */\r
 244  __weak void HAL_CEC_MspInit(CEC_HandleTypeDef *hcec)\r
 245 {\r
 246   /* NOTE : This function should not be modified, when the callback is needed,\r
 247             the HAL_CEC_MspInit can be implemented in the user file\r
 248    */ \r
 249 }\r
 250 \r
 251 /**\r
 252   * @brief CEC MSP DeInit\r
 253   * @param hcec: CEC handle\r
 254   * @retval None\r
 255   */\r
 256  __weak void HAL_CEC_MspDeInit(CEC_HandleTypeDef *hcec)\r
 257 {\r
 258   /* NOTE : This function should not be modified, when the callback is needed,\r
 259             the HAL_CEC_MspDeInit can be implemented in the user file\r
 260    */ \r
 261 }\r
 262 \r
 263 /**\r
 264   * @}\r
 265   */\r
 266 \r
 267 /** @defgroup CEC_Exported_Functions_Group2 Input and Output operation functions \r
 268   *  @brief CEC Transmit/Receive functions \r
 269   *\r
 270 @verbatim     \r
 271  ===============================================================================\r
 272                       ##### I/O operation functions ##### \r
 273  ===============================================================================  \r
 274     This subsection provides a set of functions allowing to manage the CEC data transfers.\r
 275     \r
 276     (#) The CEC handle must contain the initiator (TX side) and the destination (RX side)\r
 277         logical addresses (4-bit long addresses, 0xF for broadcast messages destination)\r
 278     \r
 279     (#) There are two mode of transfer:\r
 280        (+) Blocking mode: The communication is performed in polling mode. \r
 281             The HAL status of all data processing is returned by the same function \r
 282             after finishing transfer.  \r
 283        (+) No-Blocking mode: The communication is performed using Interrupts. \r
 284            These API's return the HAL status.\r
 285            The end of the data processing will be indicated through the \r
 286            dedicated CEC IRQ when using Interrupt mode.\r
 287            The HAL_CEC_TxCpltCallback(), HAL_CEC_RxCpltCallback() user callbacks \r
 288            will be executed respectivelly at the end of the transmit or Receive process\r
 289            The HAL_CEC_ErrorCallback()user callback will be executed when a communication \r
 290            error is detected\r
 291 \r
 292     (#) Blocking mode API's are :\r
 293         (+) HAL_CEC_Transmit()\r
 294         (+) HAL_CEC_Receive() \r
 295         \r
 296     (#) Non-Blocking mode API's with Interrupt are :\r
 297         (+) HAL_CEC_Transmit_IT()\r
 298         (+) HAL_CEC_Receive_IT()\r
 299         (+) HAL_CEC_IRQHandler()\r
 300 \r
 301     (#) A set of Transfer Complete Callbacks are provided in No_Blocking mode:\r
 302         (+) HAL_CEC_TxCpltCallback()\r
 303         (+) HAL_CEC_RxCpltCallback()\r
 304         (+) HAL_CEC_ErrorCallback()\r
 305       \r
 306 @endverbatim\r
 307   * @{\r
 308   */\r
 309 \r
 310 /**\r
 311   * @brief Send data in blocking mode \r
 312   * @param hcec: CEC handle\r
 313   * @param DestinationAddress: destination logical address      \r
 314   * @param pData: pointer to input byte data buffer\r
 315   * @param Size: amount of data to be sent in bytes (without counting the header).\r
 316   *              0 means only the header is sent (ping operation).\r
 317   *              Maximum TX size is 15 bytes (1 opcode and up to 14 operands).    \r
 318   * @param  Timeout: Timeout duration.\r
 319   * @retval HAL status\r
 320   */\r
 321 HAL_StatusTypeDef HAL_CEC_Transmit(CEC_HandleTypeDef *hcec, uint8_t DestinationAddress, uint8_t *pData, uint32_t Size, uint32_t Timeout)\r
 322 {\r
 323   uint8_t  temp = 0;  \r
 324   uint32_t tempisr = 0;   \r
 325   uint32_t tickstart = 0;\r
 326 \r
 327   if((hcec->State == HAL_CEC_STATE_READY) && (__HAL_CEC_GET_TRANSMISSION_START_FLAG(hcec) == RESET)) \r
 328   {\r
 329     hcec->ErrorCode = HAL_CEC_ERROR_NONE;\r
 330     if((pData == NULL ) && (Size > 0)) \r
 331     {\r
 332       hcec->State = HAL_CEC_STATE_ERROR;\r
 333       return  HAL_ERROR;                                    \r
 334     }\r
 335 \r
 336     assert_param(IS_CEC_ADDRESS(DestinationAddress)); \r
 337     assert_param(IS_CEC_MSGSIZE(Size));\r
 338     \r
 339     /* Process Locked */\r
 340     __HAL_LOCK(hcec);\r
 341     \r
 342     hcec->State = HAL_CEC_STATE_BUSY_TX;\r
 343 \r
 344     hcec->TxXferCount = Size;\r
 345     \r
 346     /* case no data to be sent, sender is only pinging the system */\r
 347     if (Size == 0)\r
 348     {\r
 349       /* Set TX End of Message (TXEOM) bit, must be set before writing data to TXDR */\r
 350       __HAL_CEC_LAST_BYTE_TX_SET(hcec);\r
 351     }\r
 352     \r
 353     /* send header block */\r
 354     temp = ((uint32_t)hcec->Init.InitiatorAddress << CEC_INITIATOR_LSB_POS) | DestinationAddress;\r
 355     hcec->Instance->TXDR = temp;\r
 356     /* Set TX Start of Message  (TXSOM) bit */\r
 357     __HAL_CEC_FIRST_BYTE_TX_SET(hcec);\r
 358     \r
 359     while (hcec->TxXferCount > 0)\r
 360     {\r
 361       hcec->TxXferCount--;\r
 362 \r
 363       tickstart = HAL_GetTick();\r
 364       while(HAL_IS_BIT_CLR(hcec->Instance->ISR, CEC_FLAG_TXBR))\r
 365       {\r
 366         if(Timeout != HAL_MAX_DELAY)\r
 367         {\r
 368           if((HAL_GetTick() - tickstart) > Timeout)\r
 369           {\r
 370             hcec->State = HAL_CEC_STATE_TIMEOUT;                \r
 371             /* Process Unlocked */\r
 372             __HAL_UNLOCK(hcec);       \r
 373             return HAL_TIMEOUT;\r
 374           }\r
 375         }        \r
 376 \r
 377         /* check whether error occured while waiting for TXBR to be set:\r
 378          * has Tx underrun occurred ?\r
 379          * has Tx error occurred ?\r
 380          * has Tx Missing Acknowledge error occurred ? \r
 381          * has Arbitration Loss error occurred ? */\r
 382         tempisr = hcec->Instance->ISR;\r
 383         if ((tempisr & (CEC_FLAG_TXUDR|CEC_FLAG_TXERR|CEC_FLAG_TXACKE|CEC_FLAG_ARBLST)) != 0)\r
 384         {\r
 385           /* copy ISR for error handling purposes */\r
 386           hcec->ErrorCode = tempisr;\r
 387          /* clear all error flags by default */\r
 388          __HAL_CEC_CLEAR_FLAG(hcec, (CEC_FLAG_TXUDR|CEC_FLAG_TXERR|CEC_FLAG_TXACKE|CEC_FLAG_ARBLST));\r
 389          hcec->State = HAL_CEC_STATE_ERROR;\r
 390          __HAL_UNLOCK(hcec);\r
 391          return  HAL_ERROR;                                    \r
 392         }\r
 393       } \r
 394       /* TXBR to clear BEFORE writing TXDR register */\r
 395       __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_TXBR);\r
 396       if (hcec->TxXferCount == 0)\r
 397       {\r
 398         /* if last byte transmission, set TX End of Message (TXEOM) bit */\r
 399         __HAL_CEC_LAST_BYTE_TX_SET(hcec);\r
 400       }\r
 401       hcec->Instance->TXDR = *pData++;\r
 402       \r
 403       /* error check after TX byte write up */\r
 404       tempisr = hcec->Instance->ISR;\r
 405       if ((tempisr & (CEC_FLAG_TXUDR|CEC_FLAG_TXERR|CEC_FLAG_TXACKE|CEC_FLAG_ARBLST)) != 0)\r
 406       {\r
 407         /* copy ISR for error handling purposes */\r
 408         hcec->ErrorCode = tempisr;\r
 409         /* clear all error flags by default */\r
 410         __HAL_CEC_CLEAR_FLAG(hcec, (CEC_FLAG_TXUDR|CEC_FLAG_TXERR|CEC_FLAG_TXACKE|CEC_FLAG_ARBLST));\r
 411         hcec->State = HAL_CEC_STATE_ERROR;\r
 412         __HAL_UNLOCK(hcec);\r
 413         return  HAL_ERROR;                                    \r
 414       }\r
 415     } /* end while (while (hcec->TxXferCount > 0)) */\r
 416     \r
 417    \r
 418     /* if no error up to this point, check that transmission is  \r
 419      * complete, that is wait until TXEOM is reset */\r
 420     tickstart = HAL_GetTick();\r
 421 \r
 422     while (HAL_IS_BIT_SET(hcec->Instance->CR, CEC_CR_TXEOM))\r
 423     {\r
 424         if(Timeout != HAL_MAX_DELAY)\r
 425       {\r
 426         if((HAL_GetTick() - tickstart) > Timeout)\r
 427         {\r
 428           hcec->State = HAL_CEC_STATE_ERROR;\r
 429           __HAL_UNLOCK(hcec);             \r
 430           return HAL_TIMEOUT;\r
 431         }\r
 432       } \r
 433     }\r
 434 \r
 435     /* Final error check once all bytes have been transmitted */\r
 436     tempisr = hcec->Instance->ISR;\r
 437     if ((tempisr & (CEC_FLAG_TXUDR|CEC_FLAG_TXERR|CEC_FLAG_TXACKE)) != 0)\r
 438     {\r
 439       /* copy ISR for error handling purposes */\r
 440       hcec->ErrorCode = tempisr;\r
 441       /* clear all error flags by default */\r
 442       __HAL_CEC_CLEAR_FLAG(hcec, (CEC_FLAG_TXUDR|CEC_FLAG_TXERR|CEC_FLAG_TXACKE));\r
 443       hcec->State = HAL_CEC_STATE_ERROR;\r
 444       __HAL_UNLOCK(hcec);\r
 445       return  HAL_ERROR;                                    \r
 446     } \r
 447 \r
 448     hcec->State = HAL_CEC_STATE_READY;\r
 449     __HAL_UNLOCK(hcec);\r
 450     \r
 451     return HAL_OK;\r
 452   }\r
 453   else\r
 454   {\r
 455     return HAL_BUSY;   \r
 456   }\r
 457 }\r
 458 \r
 459 /**\r
 460   * @brief Receive data in blocking mode. Must be invoked when RXBR has been set. \r
 461   * @param hcec: CEC handle\r
 462   * @param pData: pointer to received data buffer.\r
 463   * @param Timeout: Timeout duration.\r
 464   *       Note that the received data size is not known beforehand, the latter is known\r
 465   *       when the reception is complete and is stored in hcec->RxXferSize.  \r
 466   *       hcec->RxXferSize is the sum of opcodes + operands (0 to 14 operands max).\r
 467   *       If only a header is received, hcec->RxXferSize = 0    \r
 468   * @retval HAL status\r
 469   */\r
 470 HAL_StatusTypeDef HAL_CEC_Receive(CEC_HandleTypeDef *hcec, uint8_t *pData, uint32_t Timeout)\r
 471 { \r
 472   uint32_t temp;\r
 473   uint32_t tickstart = 0;   \r
 474 \r
 475   if (hcec->State == HAL_CEC_STATE_READY)\r
 476   { \r
 477     hcec->ErrorCode = HAL_CEC_ERROR_NONE;\r
 478     if (pData == NULL ) \r
 479     {\r
 480       hcec->State = HAL_CEC_STATE_ERROR;\r
 481       return  HAL_ERROR;                                    \r
 482     }\r
 483     \r
 484     hcec->RxXferSize = 0;\r
 485     /* Process Locked */\r
 486     __HAL_LOCK(hcec);\r
 487     \r
 488     \r
 489     /* Rx loop until CEC_ISR_RXEND  is set */\r
 490     while (HAL_IS_BIT_CLR(hcec->Instance->ISR, CEC_FLAG_RXEND))\r
 491     {\r
 492       tickstart = HAL_GetTick();\r
 493       /* Wait for next byte to be received */\r
 494       while (HAL_IS_BIT_CLR(hcec->Instance->ISR, CEC_FLAG_RXBR))\r
 495       {\r
 496           if(Timeout != HAL_MAX_DELAY)\r
 497         {\r
 498           if((HAL_GetTick() - tickstart) > Timeout)\r
 499           {\r
 500             hcec->State = HAL_CEC_STATE_TIMEOUT;\r
 501             __HAL_UNLOCK(hcec);    \r
 502             return HAL_TIMEOUT;\r
 503           }\r
 504         }\r
 505         /* any error so far ? \r
 506          * has Rx Missing Acknowledge occurred ?\r
 507          * has Rx Long Bit Period error occurred ?\r
 508          * has Rx Short Bit Period error occurred ? \r
 509          * has Rx Bit Rising error occurred ?             \r
 510          * has Rx Overrun error occurred ? */\r
 511         temp = (uint32_t) (hcec->Instance->ISR);\r
 512         if ((temp & (CEC_FLAG_RXACKE|CEC_FLAG_LBPE|CEC_FLAG_SBPE|CEC_FLAG_BRE|CEC_FLAG_RXOVR)) != 0)\r
 513         {\r
 514           /* copy ISR for error handling purposes */\r
 515           hcec->ErrorCode = temp;\r
 516           /* clear all error flags by default */\r
 517           __HAL_CEC_CLEAR_FLAG(hcec,(CEC_FLAG_RXACKE|CEC_FLAG_LBPE|CEC_FLAG_SBPE|CEC_FLAG_BRE|CEC_FLAG_RXOVR));\r
 518           hcec->State = HAL_CEC_STATE_ERROR;\r
 519           __HAL_UNLOCK(hcec);\r
 520           return  HAL_ERROR;                                    \r
 521         }\r
 522       } /* while (HAL_IS_BIT_CLR(hcec->Instance->ISR, CEC_ISR_RXBR)) */\r
 523   \r
 524 \r
 525       /* read received data */\r
 526       *pData++ = hcec->Instance->RXDR;\r
 527       temp = (uint32_t) (hcec->Instance->ISR);\r
 528       /* end of message ? */\r
 529       if ((temp &  CEC_ISR_RXEND) != 0)      \r
 530       {\r
 531          assert_param(IS_CEC_MSGSIZE(hcec->RxXferSize));\r
 532          __HAL_CEC_CLEAR_FLAG(hcec,CEC_FLAG_RXEND);\r
 533           hcec->State = HAL_CEC_STATE_READY;  \r
 534          __HAL_UNLOCK(hcec);  \r
 535          return HAL_OK; \r
 536       }\r
 537       \r
 538       /* clear Rx-Byte Received flag */\r
 539       __HAL_CEC_CLEAR_FLAG(hcec,CEC_FLAG_RXBR); \r
 540       /* increment payload byte counter */\r
 541        hcec->RxXferSize++;\r
 542     } /* while (HAL_IS_BIT_CLR(hcec->Instance->ISR, CEC_ISR_RXEND)) */ \r
 543     \r
 544     /* if the instructions below are executed, it means RXEND was set when RXBR was \r
 545      * set for the first time:\r
 546      * the code within the "while (HAL_IS_BIT_CLR(hcec->Instance->ISR, CEC_ISR_RXEND))"\r
 547      * loop has not been executed and this means a single byte has been sent */\r
 548     *pData++ = hcec->Instance->RXDR;\r
 549      /* only one header is received: RxXferSize is set to 0 (no operand, no opcode) */ \r
 550      hcec->RxXferSize = 0;\r
 551      __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_RXEND);\r
 552                              \r
 553     hcec->State = HAL_CEC_STATE_READY;  \r
 554     __HAL_UNLOCK(hcec);  \r
 555     return HAL_OK;\r
 556   }\r
 557   else\r
 558   {\r
 559     return HAL_BUSY;   \r
 560   }\r
 561 }\r
 562 \r
 563 /**\r
 564   * @brief Send data in interrupt mode \r
 565   * @param hcec: CEC handle \r
 566   * @param DestinationAddress: destination logical address      \r
 567   * @param pData: pointer to input byte data buffer\r
 568   * @param Size: amount of data to be sent in bytes (without counting the header).\r
 569   *              0 means only the header is sent (ping operation).\r
 570   *              Maximum TX size is 15 bytes (1 opcode and up to 14 operands).    \r
 571   * @retval HAL status\r
 572   */  \r
 573 HAL_StatusTypeDef HAL_CEC_Transmit_IT(CEC_HandleTypeDef *hcec, uint8_t DestinationAddress, uint8_t *pData, uint32_t Size)\r
 574 {\r
 575   uint8_t  temp = 0; \r
 576   /* if the IP isn't already busy and if there is no previous transmission\r
 577      already pending due to arbitration lost */\r
 578   if (((hcec->State == HAL_CEC_STATE_READY) || (hcec->State == HAL_CEC_STATE_STANDBY_RX)) \r
 579   &&   (__HAL_CEC_GET_TRANSMISSION_START_FLAG(hcec) == RESET)) \r
 580   {    \r
 581     if((pData == NULL ) && (Size > 0)) \r
 582     {\r
 583       hcec->State = HAL_CEC_STATE_ERROR;\r
 584       return  HAL_ERROR;                                    \r
 585     }\r
 586 \r
 587     assert_param(IS_CEC_ADDRESS(DestinationAddress)); \r
 588     assert_param(IS_CEC_MSGSIZE(Size));\r
 589     \r
 590     /* Process Locked */\r
 591     __HAL_LOCK(hcec);\r
 592     hcec->pTxBuffPtr = pData;\r
 593     hcec->State = HAL_CEC_STATE_BUSY_TX;\r
 594     hcec->ErrorCode = HAL_CEC_ERROR_NONE;\r
 595     \r
 596     /* Disable Peripheral to write CEC_IER register */\r
 597     __HAL_CEC_DISABLE(hcec);\r
 598     \r
 599     /* Enable the following two CEC Transmission interrupts as\r
 600      * well as the following CEC Transmission Errors interrupts: \r
 601      * Tx Byte Request IT \r
 602      * End of Transmission IT\r
 603      * Tx Missing Acknowledge IT\r
 604      * Tx-Error IT\r
 605      * Tx-Buffer Underrun IT \r
 606      * Tx arbitration lost     */\r
 607     __HAL_CEC_ENABLE_IT(hcec, CEC_IT_TXBR|CEC_IT_TXEND|CEC_IER_TX_ALL_ERR);\r
 608                                      \r
 609     /* Enable the Peripheral */\r
 610     __HAL_CEC_ENABLE(hcec);\r
 611   \r
 612     /* initialize the number of bytes to send,\r
 613      * 0 means only one header is sent (ping operation) */\r
 614     hcec->TxXferCount = Size;\r
 615     \r
 616     /* Process Unlocked */\r
 617     __HAL_UNLOCK(hcec); \r
 618     \r
 619     /* in case of no payload (Size = 0), sender is only pinging the system;\r
 620      * Set TX End of Message (TXEOM) bit, must be set before writing data to TXDR */\r
 621     if (Size == 0)\r
 622     {\r
 623       __HAL_CEC_LAST_BYTE_TX_SET(hcec);\r
 624     }\r
 625     \r
 626     /* send header block */\r
 627     temp = ((uint32_t)hcec->Init.InitiatorAddress << CEC_INITIATOR_LSB_POS) | DestinationAddress;\r
 628     hcec->Instance->TXDR = temp;\r
 629     /* Set TX Start of Message  (TXSOM) bit */\r
 630     __HAL_CEC_FIRST_BYTE_TX_SET(hcec);\r
 631     \r
 632     return HAL_OK;\r
 633   }\r
 634     /* if the IP is already busy or if there is a previous transmission\r
 635      already pending due to arbitration loss */\r
 636   else if ((hcec->State == HAL_CEC_STATE_BUSY_TX)\r
 637         || (__HAL_CEC_GET_TRANSMISSION_START_FLAG(hcec) != RESET))\r
 638   {\r
 639     __HAL_LOCK(hcec);\r
 640     /* set state to BUSY TX, in case it wasn't set already (case\r
 641      * of transmission new attempt after arbitration loss) */\r
 642     if (hcec->State != HAL_CEC_STATE_BUSY_TX)\r
 643     {\r
 644       hcec->State = HAL_CEC_STATE_BUSY_TX;\r
 645     }\r
 646 \r
 647     /* if all data have been sent */\r
 648     if(hcec->TxXferCount == 0)\r
 649     {\r
 650       /* Disable Peripheral to write CEC_IER register */\r
 651       __HAL_CEC_DISABLE(hcec);\r
 652       \r
 653       /* Disable the CEC Transmission Interrupts */\r
 654       __HAL_CEC_DISABLE_IT(hcec, CEC_IT_TXBR|CEC_IT_TXEND);\r
 655       /* Disable the CEC Transmission Error Interrupts */\r
 656       __HAL_CEC_DISABLE_IT(hcec, CEC_IER_TX_ALL_ERR);\r
 657       \r
 658       /* Enable the Peripheral */\r
 659       __HAL_CEC_ENABLE(hcec);\r
 660     \r
 661       __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_TXBR|CEC_FLAG_TXEND);\r
 662           \r
 663       hcec->State = HAL_CEC_STATE_READY;\r
 664       /* Call the Process Unlocked before calling the Tx call back API to give the possibility to\r
 665       start again the Transmission under the Tx call back API */\r
 666       __HAL_UNLOCK(hcec);\r
 667       \r
 668       HAL_CEC_TxCpltCallback(hcec);\r
 669       \r
 670       return HAL_OK;\r
 671     }\r
 672     else\r
 673     {\r
 674       if (hcec->TxXferCount == 1)\r
 675       {\r
 676         /* if this is the last byte transmission, set TX End of Message (TXEOM) bit */\r
 677         __HAL_CEC_LAST_BYTE_TX_SET(hcec);\r
 678       }\r
 679       /* clear Tx-Byte request flag */\r
 680        __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_TXBR); \r
 681        hcec->Instance->TXDR = *hcec->pTxBuffPtr++;\r
 682       hcec->TxXferCount--;\r
 683       \r
 684       /* Process Unlocked */\r
 685       __HAL_UNLOCK(hcec);\r
 686   \r
 687       return HAL_OK;\r
 688     }\r
 689   }\r
 690   else\r
 691   {\r
 692     return HAL_BUSY;   \r
 693   }\r
 694 }\r
 695 \r
 696 /**\r
 697   * @brief Receive data in interrupt mode. \r
 698   * @param hcec: CEC handle\r
 699   * @param pData: pointer to received data buffer.\r
 700   * Note that the received data size is not known beforehand, the latter is known\r
 701   * when the reception is complete and is stored in hcec->RxXferSize.  \r
 702   * hcec->RxXferSize is the sum of opcodes + operands (0 to 14 operands max).\r
 703   * If only a header is received, hcec->RxXferSize = 0    \r
 704   * @retval HAL status\r
 705   */  \r
 706 HAL_StatusTypeDef HAL_CEC_Receive_IT(CEC_HandleTypeDef *hcec, uint8_t *pData)\r
 707 {  \r
 708   if(hcec->State == HAL_CEC_STATE_READY)\r
 709   {\r
 710     if(pData == NULL ) \r
 711     {\r
 712       hcec->State = HAL_CEC_STATE_ERROR;\r
 713       return HAL_ERROR;                                    \r
 714     }\r
 715     \r
 716     /* Process Locked */\r
 717     __HAL_LOCK(hcec);\r
 718     hcec->RxXferSize = 0;\r
 719     hcec->pRxBuffPtr = pData;\r
 720     hcec->ErrorCode = HAL_CEC_ERROR_NONE;\r
 721     /* the IP is moving to a ready to receive state */\r
 722     hcec->State = HAL_CEC_STATE_STANDBY_RX;\r
 723 \r
 724     /* Disable Peripheral to write CEC_IER register */\r
 725     __HAL_CEC_DISABLE(hcec);\r
 726     \r
 727     /* Enable the following CEC Reception Error Interrupts: \r
 728      * Rx overrun\r
 729      * Rx bit rising error\r
 730      * Rx short bit period error\r
 731      * Rx long bit period error\r
 732      * Rx missing acknowledge  */\r
 733     __HAL_CEC_ENABLE_IT(hcec, CEC_IER_RX_ALL_ERR);\r
 734     \r
 735     /* Process Unlocked */\r
 736     __HAL_UNLOCK(hcec);\r
 737     \r
 738     /* Enable the following two CEC Reception interrupts: \r
 739      * Rx Byte Received IT \r
 740      * End of Reception IT */\r
 741     __HAL_CEC_ENABLE_IT(hcec, CEC_IT_RXBR|CEC_IT_RXEND);\r
 742     \r
 743     __HAL_CEC_ENABLE(hcec);\r
 744 \r
 745     return HAL_OK;\r
 746   }\r
 747   else\r
 748   {\r
 749     return HAL_BUSY; \r
 750   }\r
 751 }\r
 752 \r
 753 /**\r
 754   * @brief Get size of the received frame.\r
 755   * @param hcec: CEC handle\r
 756   * @retval Frame size\r
 757   */\r
 758 uint32_t HAL_CEC_GetReceivedFrameSize(CEC_HandleTypeDef *hcec)\r
 759 {\r
 760   return hcec->RxXferSize;\r
 761 }\r
 762   \r
 763 /**\r
 764   * @brief This function handles CEC interrupt requests.\r
 765   * @param hcec: CEC handle\r
 766   * @retval None\r
 767   */\r
 768 void HAL_CEC_IRQHandler(CEC_HandleTypeDef *hcec)\r
 769 {\r
 770   /* save interrupts register for further error or interrupts handling purposes */\r
 771   hcec->ErrorCode = hcec->Instance->ISR;\r
 772   /* CEC TX missing acknowledge error interrupt occurred -------------------------------------*/\r
 773   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_TXACKE) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_TXACKE) != RESET))\r
 774   { \r
 775     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_TXACKE);\r
 776     hcec->State = HAL_CEC_STATE_ERROR;\r
 777   }\r
 778   \r
 779   /* CEC transmit error interrupt occured --------------------------------------*/\r
 780   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_TXERR) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_TXERR) != RESET))\r
 781   { \r
 782     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_TXERR);\r
 783     hcec->State = HAL_CEC_STATE_ERROR;\r
 784   }\r
 785   \r
 786   /* CEC TX underrun error interrupt occured --------------------------------------*/\r
 787   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_TXUDR) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_TXUDR) != RESET))\r
 788   { \r
 789     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_TXUDR);\r
 790     hcec->State = HAL_CEC_STATE_ERROR;\r
 791   }\r
 792   \r
 793   /* CEC TX arbitration error interrupt occured --------------------------------------*/\r
 794   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_ARBLST) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_ARBLST) != RESET))\r
 795   { \r
 796     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_ARBLST);\r
 797     hcec->State = HAL_CEC_STATE_ERROR;\r
 798   }\r
 799   \r
 800   /* CEC RX overrun error interrupt occured --------------------------------------*/\r
 801   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_RXOVR) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_RXOVR) != RESET))\r
 802   { \r
 803     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_RXOVR);\r
 804     hcec->State = HAL_CEC_STATE_ERROR;\r
 805   } \r
 806   \r
 807   /* CEC RX bit rising error interrupt occured --------------------------------------*/\r
 808   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_BRE) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_BRE) != RESET))\r
 809   { \r
 810     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_BRE);\r
 811     hcec->State = HAL_CEC_STATE_ERROR;\r
 812   }   \r
 813   \r
 814   /* CEC RX short bit period error interrupt occured --------------------------------------*/\r
 815   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_SBPE) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_SBPE) != RESET))\r
 816   { \r
 817     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_SBPE);\r
 818     hcec->State = HAL_CEC_STATE_ERROR;\r
 819   }   \r
 820   \r
 821   /* CEC RX long bit period error interrupt occured --------------------------------------*/\r
 822   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_LBPE) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_LBPE) != RESET))\r
 823   { \r
 824     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_LBPE);\r
 825     hcec->State = HAL_CEC_STATE_ERROR;\r
 826   }   \r
 827   \r
 828   /* CEC RX missing acknowledge error interrupt occured --------------------------------------*/\r
 829   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_RXACKE) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_RXACKE) != RESET))\r
 830   { \r
 831     __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_RXACKE);\r
 832     hcec->State = HAL_CEC_STATE_ERROR;\r
 833   }   \r
 834 \r
 835   if ((hcec->ErrorCode & CEC_ISR_ALL_ERROR) != 0)\r
 836   {\r
 837     HAL_CEC_ErrorCallback(hcec);\r
 838   }\r
 839 \r
 840   /* CEC RX byte received interrupt  ---------------------------------------------------*/\r
 841   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_RXBR) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_RXBR) != RESET))\r
 842   { \r
 843     /* RXBR IT is cleared during HAL_CEC_Transmit_IT processing */\r
 844     CEC_Receive_IT(hcec);\r
 845   }\r
 846   \r
 847   /* CEC RX end received interrupt  ---------------------------------------------------*/\r
 848   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_RXEND) != RESET) && (__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_RXEND) != RESET))\r
 849   { \r
 850     /* RXBR IT is cleared during HAL_CEC_Transmit_IT processing */\r
 851     CEC_Receive_IT(hcec);\r
 852   }\r
 853   \r
 854   \r
 855   /* CEC TX byte request interrupt ------------------------------------------------*/\r
 856   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_TXBR) != RESET) &&(__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_TXBR) != RESET))\r
 857   {\r
 858     /* TXBR IT is cleared during HAL_CEC_Transmit_IT processing */\r
 859     CEC_Transmit_IT(hcec);\r
 860   } \r
 861   \r
 862   /* CEC TX end interrupt ------------------------------------------------*/\r
 863   if((__HAL_CEC_GET_FLAG(hcec, CEC_FLAG_TXEND) != RESET) &&(__HAL_CEC_GET_IT_SOURCE(hcec, CEC_IT_TXEND) != RESET))\r
 864   {\r
 865    /* TXEND IT is cleared during HAL_CEC_Transmit_IT processing */\r
 866     CEC_Transmit_IT(hcec);\r
 867   } \r
 868 }\r
 869 \r
 870 /**\r
 871   * @brief Tx Transfer completed callback\r
 872   * @param hcec: CEC handle\r
 873   * @retval None\r
 874   */\r
 875  __weak void HAL_CEC_TxCpltCallback(CEC_HandleTypeDef *hcec)\r
 876 {\r
 877   /* NOTE : This function should not be modified, when the callback is needed,\r
 878             the HAL_CEC_TxCpltCallback can be implemented in the user file\r
 879    */ \r
 880 }\r
 881 \r
 882 /**\r
 883   * @brief Rx Transfer completed callback\r
 884   * @param hcec: CEC handle\r
 885   * @retval None\r
 886   */\r
 887 __weak void HAL_CEC_RxCpltCallback(CEC_HandleTypeDef *hcec)\r
 888 {\r
 889   /* NOTE : This function should not be modified, when the callback is needed,\r
 890             the HAL_CEC_TxCpltCallback can be implemented in the user file\r
 891    */\r
 892 }\r
 893 \r
 894 /**\r
 895   * @brief CEC error callbacks\r
 896   * @param hcec: CEC handle\r
 897   * @retval None\r
 898   */\r
 899  __weak void HAL_CEC_ErrorCallback(CEC_HandleTypeDef *hcec)\r
 900 {\r
 901   /* NOTE : This function should not be modified, when the callback is needed,\r
 902             the HAL_CEC_ErrorCallback can be implemented in the user file\r
 903    */ \r
 904 }\r
 905 /**\r
 906   * @}\r
 907   */\r
 908 \r
 909 /** @defgroup CEC_Exported_Functions_Group3 Peripheral Control function \r
 910   *  @brief   CEC control functions \r
 911   *\r
 912 @verbatim   \r
 913  ===============================================================================\r
 914                       ##### Peripheral Control function #####\r
 915  ===============================================================================  \r
 916     [..]\r
 917     This subsection provides a set of functions allowing to control the CEC.\r
 918      (+) HAL_CEC_GetState() API can be helpful to check in run-time the state of the CEC peripheral. \r
 919 @endverbatim\r
 920   * @{\r
 921   */\r
 922 /**\r
 923   * @brief return the CEC state\r
 924   * @param hcec: CEC handle\r
 925   * @retval HAL state\r
 926   */\r
 927 HAL_CEC_StateTypeDef HAL_CEC_GetState(CEC_HandleTypeDef *hcec)\r
 928 {\r
 929   return hcec->State;\r
 930 }\r
 931 \r
 932 /**\r
 933 * @brief  Return the CEC error code\r
 934 * @param  hcec : pointer to a CEC_HandleTypeDef structure that contains\r
 935   *              the configuration information for the specified CEC.\r
 936 * @retval CEC Error Code\r
 937 */\r
 938 uint32_t HAL_CEC_GetError(CEC_HandleTypeDef *hcec)\r
 939 {\r
 940   return hcec->ErrorCode;\r
 941 }\r
 942 \r
 943 /**\r
 944   * @}\r
 945   */\r
 946   \r
 947 /**\r
 948   * @brief Send data in interrupt mode \r
 949   * @param hcec: CEC handle. \r
 950   *         Function called under interruption only, once\r
 951   *         interruptions have been enabled by HAL_CEC_Transmit_IT()   \r
 952   * @retval HAL status\r
 953   */  \r
 954 static HAL_StatusTypeDef CEC_Transmit_IT(CEC_HandleTypeDef *hcec)\r
 955 {\r
 956   /* if the IP is already busy or if there is a previous transmission\r
 957      already pending due to arbitration loss */\r
 958   if ((hcec->State == HAL_CEC_STATE_BUSY_TX)\r
 959         || (__HAL_CEC_GET_TRANSMISSION_START_FLAG(hcec) != RESET))\r
 960   {\r
 961     __HAL_LOCK(hcec);\r
 962     /* set state to BUSY TX, in case it wasn't set already (case\r
 963      * of transmission new attempt after arbitration loss) */\r
 964     if (hcec->State != HAL_CEC_STATE_BUSY_TX)\r
 965     {\r
 966       hcec->State = HAL_CEC_STATE_BUSY_TX;\r
 967     }\r
 968 \r
 969     /* if all data have been sent */\r
 970     if(hcec->TxXferCount == 0)\r
 971     {\r
 972       /* Disable Peripheral to write CEC_IER register */\r
 973       __HAL_CEC_DISABLE(hcec);\r
 974       \r
 975       /* Disable the CEC Transmission Interrupts */\r
 976       __HAL_CEC_DISABLE_IT(hcec, CEC_IT_TXBR|CEC_IT_TXEND);\r
 977       /* Disable the CEC Transmission Error Interrupts */\r
 978       __HAL_CEC_DISABLE_IT(hcec, CEC_IER_TX_ALL_ERR);\r
 979       \r
 980       /* Enable the Peripheral */\r
 981       __HAL_CEC_ENABLE(hcec);\r
 982     \r
 983       __HAL_CEC_CLEAR_FLAG(hcec,CEC_FLAG_TXBR|CEC_FLAG_TXEND);\r
 984           \r
 985       hcec->State = HAL_CEC_STATE_READY;\r
 986       /* Call the Process Unlocked before calling the Tx call back API to give the possibility to\r
 987       start again the Transmission under the Tx call back API */\r
 988       __HAL_UNLOCK(hcec);\r
 989       \r
 990       HAL_CEC_TxCpltCallback(hcec);\r
 991       \r
 992       return HAL_OK;\r
 993     }\r
 994     else\r
 995     {\r
 996       if (hcec->TxXferCount == 1)\r
 997       {\r
 998         /* if this is the last byte transmission, set TX End of Message (TXEOM) bit */\r
 999         __HAL_CEC_LAST_BYTE_TX_SET(hcec);\r
1000       }\r
1001       /* clear Tx-Byte request flag */\r
1002        __HAL_CEC_CLEAR_FLAG(hcec,CEC_FLAG_TXBR); \r
1003        hcec->Instance->TXDR = *hcec->pTxBuffPtr++;\r
1004       hcec->TxXferCount--;\r
1005       \r
1006       /* Process Unlocked */\r
1007       __HAL_UNLOCK(hcec);\r
1008   \r
1009       return HAL_OK;\r
1010     }\r
1011   }\r
1012   else\r
1013   {\r
1014     return HAL_BUSY;   \r
1015   }\r
1016 }\r
1017 \r
1018 \r
1019 /**\r
1020   * @brief Receive data in interrupt mode. \r
1021   * @param hcec: CEC handle.\r
1022   *         Function called under interruption only, once\r
1023   *         interruptions have been enabled by HAL_CEC_Receive_IT()   \r
1024   * @retval HAL status\r
1025   */  \r
1026 static HAL_StatusTypeDef CEC_Receive_IT(CEC_HandleTypeDef *hcec)\r
1027 {\r
1028   uint32_t tempisr;\r
1029   \r
1030   /* Three different conditions are tested to carry out the RX IT processing:\r
1031    * - the IP is in reception stand-by (the IP state is HAL_CEC_STATE_STANDBY_RX) and \r
1032    *   the reception of the first byte is starting\r
1033    * - a message reception is already on-going (the IP state is HAL_CEC_STATE_BUSY_RX)\r
1034    *   and a new byte is being received\r
1035    * - a transmission has just been started (the IP state is HAL_CEC_STATE_BUSY_TX)\r
1036    *   but has been interrupted by a new message reception or discarded due to \r
1037    *   arbitration loss: the reception of the first or higher priority message \r
1038    *   (the arbitration winner) is starting */\r
1039   if ((hcec->State == HAL_CEC_STATE_STANDBY_RX) \r
1040   ||  (hcec->State == HAL_CEC_STATE_BUSY_RX)\r
1041   ||  (hcec->State == HAL_CEC_STATE_BUSY_TX)) \r
1042   {\r
1043     /* reception is starting */ \r
1044     hcec->State = HAL_CEC_STATE_BUSY_RX;\r
1045     tempisr =  (uint32_t) (hcec->Instance->ISR);\r
1046     if ((tempisr & CEC_FLAG_RXBR) != 0)\r
1047     {\r
1048       /* Process Locked */\r
1049       __HAL_LOCK(hcec);\r
1050       /* read received byte */\r
1051       *hcec->pRxBuffPtr++ = hcec->Instance->RXDR;\r
1052       /* if last byte has been received */      \r
1053       if ((tempisr & CEC_FLAG_RXEND) != 0)\r
1054       {\r
1055         /* clear IT */\r
1056         __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_RXBR|CEC_FLAG_RXEND);\r
1057         /* RX interrupts are not disabled at this point.\r
1058          * Indeed, to disable the IT, the IP must be disabled first\r
1059          * which resets the TXSOM flag. In case of arbitration loss,\r
1060          * this leads to a transmission abort.\r
1061          * Therefore, RX interruptions disabling if so required,\r
1062          * is done in HAL_CEC_RxCpltCallback */\r
1063  \r
1064         /* IP state is moved to READY.\r
1065          * If the IP must remain in standby mode to listen\r
1066          * any new message, it is up to HAL_CEC_RxCpltCallback\r
1067          * to move it again to HAL_CEC_STATE_STANDBY_RX */  \r
1068         hcec->State = HAL_CEC_STATE_READY; \r
1069         \r
1070         /* Call the Process Unlocked before calling the Rx call back API */\r
1071         __HAL_UNLOCK(hcec);\r
1072         HAL_CEC_RxCpltCallback(hcec);\r
1073         \r
1074         return HAL_OK;\r
1075       } \r
1076       __HAL_CEC_CLEAR_FLAG(hcec, CEC_FLAG_RXBR);  \r
1077 \r
1078       hcec->RxXferSize++;\r
1079       /* Process Unlocked */\r
1080       __HAL_UNLOCK(hcec);\r
1081       \r
1082       return HAL_OK;\r
1083     }\r
1084     else\r
1085     {\r
1086       return HAL_BUSY; \r
1087     }\r
1088   }\r
1089   else\r
1090   {\r
1091     return HAL_BUSY; \r
1092   }\r
1093 }\r
1094 /**\r
1095   * @}\r
1096   */  \r
1097 #endif /* HAL_CEC_MODULE_ENABLED */\r
1098 /**\r
1099   * @}\r
1100   */\r
1101 \r
1102 /**\r
1103   * @}\r
1104   */\r
1105 \r
1106 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r