]> git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_M7_STM32F7_STM32756G-EVAL_IAR_Keil/Full_Demo/IntQueueTimer.c
Update to MIT licensed FreeRTOS V10.0.0 - see https://www.freertos.org/History.txt
[freertos] / FreeRTOS / Demo / CORTEX_M7_STM32F7_STM32756G-EVAL_IAR_Keil / Full_Demo / IntQueueTimer.c
1 /*\r
2  * FreeRTOS Kernel V10.0.0\r
3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
4  *\r
5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
6  * this software and associated documentation files (the "Software"), to deal in\r
7  * the Software without restriction, including without limitation the rights to\r
8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
10  * subject to the following conditions:\r
11  *\r
12  * The above copyright notice and this permission notice shall be included in all\r
13  * copies or substantial portions of the Software. If you wish to use our Amazon\r
14  * FreeRTOS name, please do so in a fair use way that does not cause confusion.\r
15  *\r
16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
18  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
19  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
20  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
21  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
22  *\r
23  * http://www.FreeRTOS.org\r
24  * http://aws.amazon.com/freertos\r
25  *\r
26  * 1 tab == 4 spaces!\r
27  */\r
28 \r
29 /*\r
30  * This file initialises three timers as follows:\r
31  *\r
32  * TIM2 and TIM3 provide the interrupts that are used with the IntQ\r
33  * standard demo tasks, which test interrupt nesting and using queues from\r
34  * interrupts.  The timers generate interrupts at slightly different\r
35  * frequencies and use different priorities, resulting in a nesting depth of\r
36  * three (including the tick and PendSV interrupts, which run at lower\r
37  * priorities).\r
38  *\r
39  * TIM4 provides a much higher frequency timer that tests the nesting\r
40  * of interrupts that don't use the FreeRTOS API.  For convenience, the high\r
41  * frequency timer also keeps a count of the number of times it executes, and\r
42  * the count can be used as the time base for the run time stats.\r
43  *\r
44  * All the timers can nest with the tick interrupt - creating a maximum\r
45  * interrupt nesting depth of 4.\r
46  *\r
47  */\r
48 \r
49 /* Scheduler includes. */\r
50 #include "FreeRTOS.h"\r
51 \r
52 /* Demo includes. */\r
53 #include "IntQueueTimer.h"\r
54 #include "IntQueue.h"\r
55 \r
56 /* The frequencies at which the first two timers expire are slightly offset to\r
57 ensure they don't remain synchronised.  The frequency of the highest priority\r
58 interrupt is 20 times faster so really hammers the interrupt entry and exit\r
59 code. */\r
60 #define tmrTIMER_2_FREQUENCY    ( 2000UL )\r
61 #define tmrTIMER_3_FREQUENCY    ( 2003UL )\r
62 #define tmrTIMER_4_FREQUENCY    ( 20000UL )\r
63 \r
64 /* The high frequency interrupt given a priority above the maximum at which\r
65 interrupt safe FreeRTOS calls can be made.  The priority of the lower frequency\r
66 timers must still be above the tick interrupt priority. */\r
67 #define tmrLOWER_PRIORITY               configLIBRARY_MAX_SYSCALL_INTERRUPT_PRIORITY + 1\r
68 #define tmrMEDIUM_PRIORITY              configLIBRARY_MAX_SYSCALL_INTERRUPT_PRIORITY\r
69 #define tmrHIGHER_PRIORITY              configLIBRARY_MAX_SYSCALL_INTERRUPT_PRIORITY - 1\r
70 /*-----------------------------------------------------------*/\r
71 \r
72 /* For convenience the high frequency timer increments a variable that is then\r
73 used as the time base for the run time stats. */\r
74 volatile uint32_t ulHighFrequencyTimerCounts = 0;\r
75 \r
76 /*-----------------------------------------------------------*/\r
77 \r
78 void vInitialiseTimerForIntQueueTest( void )\r
79 {\r
80 TIM_HandleTypeDef    xTimHandle;\r
81 const uint32_t ulPrescale = 0; /* No prescale. */\r
82 \r
83         /* Clock the utilised timers. */\r
84         __TIM2_CLK_ENABLE();\r
85         __TIM3_CLK_ENABLE();\r
86         __TIM4_CLK_ENABLE();\r
87 \r
88         /* Configure TIM2 to generate an interrupt at the required frequency. */\r
89         xTimHandle.Instance = TIM2;\r
90         xTimHandle.Init.Period = ( SystemCoreClock / 2UL ) / ( tmrTIMER_2_FREQUENCY - 1 );\r
91         xTimHandle.Init.Prescaler = ulPrescale;\r
92         xTimHandle.Init.ClockDivision = 0;\r
93         xTimHandle.Init.CounterMode = TIM_COUNTERMODE_UP;\r
94         HAL_TIM_Base_Init( &xTimHandle );\r
95         HAL_TIM_Base_Start_IT( &xTimHandle );\r
96 \r
97     /* Configure and enable TIM2 interrupt. */\r
98         NVIC_SetPriority( TIM2_IRQn, tmrLOWER_PRIORITY );\r
99     NVIC_ClearPendingIRQ( TIM2_IRQn );\r
100     NVIC_EnableIRQ( TIM2_IRQn );\r
101 \r
102         /* Repeat for TIM3 and TIM4. */\r
103         xTimHandle.Instance = TIM3;\r
104         xTimHandle.Init.Period = ( SystemCoreClock / 2UL ) / ( tmrTIMER_3_FREQUENCY - 1 );\r
105         HAL_TIM_Base_Init( &xTimHandle );\r
106         HAL_TIM_Base_Start_IT( &xTimHandle );\r
107         NVIC_SetPriority( TIM3_IRQn, tmrMEDIUM_PRIORITY );\r
108     NVIC_ClearPendingIRQ( TIM3_IRQn );\r
109     NVIC_EnableIRQ( TIM3_IRQn );\r
110 \r
111         xTimHandle.Instance = TIM4;\r
112         xTimHandle.Init.Period = ( SystemCoreClock / 2UL ) / ( tmrTIMER_4_FREQUENCY - 1 );\r
113         HAL_TIM_Base_Init( &xTimHandle );\r
114         HAL_TIM_Base_Start_IT( &xTimHandle );\r
115         NVIC_SetPriority( TIM4_IRQn, tmrHIGHER_PRIORITY );\r
116     NVIC_ClearPendingIRQ( TIM4_IRQn );\r
117     NVIC_EnableIRQ( TIM4_IRQn );\r
118 }\r
119 /*-----------------------------------------------------------*/\r
120 \r
121 void TIM2_IRQHandler( void )\r
122 {\r
123         /* Clear the interrupt and call the IntQTimer test function. */\r
124         TIM2->SR = 0;\r
125         portYIELD_FROM_ISR( xFirstTimerHandler() );\r
126 }\r
127 /*-----------------------------------------------------------*/\r
128 \r
129 void TIM3_IRQHandler( void )\r
130 {\r
131         /* Clear the interrupt and call the IntQTimer test function. */\r
132         TIM3->SR = 0;\r
133         portYIELD_FROM_ISR( xSecondTimerHandler() );\r
134 }\r
135 /*-----------------------------------------------------------*/\r
136 \r
137 void TIM4_IRQHandler( void )\r
138 {\r
139         TIM4->SR = 0;\r
140 \r
141         /* Keep a count of the number of interrupts to use as a time base for the\r
142         run-time stats. */\r
143         ulHighFrequencyTimerCounts++;\r
144 }\r
145 \r