git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_MPU_LPC54018_MCUXpresso/NXP_Code/device/system_LPC54018.c

   1 /*\r
   2 ** ###################################################################\r
   3 **     Processors:          LPC54018JBD208\r
   4 **                          LPC54018JET180\r
   5 **\r
   6 **     Compilers:           GNU C Compiler\r
   7 **                          IAR ANSI C/C++ Compiler for ARM\r
   8 **                          Keil ARM C/C++ Compiler\r
   9 **                          MCUXpresso Compiler\r
  10 **\r
  11 **     Reference manual:    LPC540xx/LPC54S0xx User manual Rev.0.8 5 June 2018\r
  12 **     Version:             rev. 1.2, 2017-06-08\r
  13 **     Build:               b191014\r
  14 **\r
  15 **     Abstract:\r
  16 **         Provides a system configuration function and a global variable that\r
  17 **         contains the system frequency. It configures the device and initializes\r
  18 **         the oscillator (PLL) that is part of the microcontroller device.\r
  19 **\r
  20 **     Copyright 2016 Freescale Semiconductor, Inc.\r
  21 **     Copyright 2016-2019 NXP\r
  22 **     All rights reserved.\r
  23 **\r
  24 **     SPDX-License-Identifier: BSD-3-Clause\r
  25 **\r
  26 **     http:                 www.nxp.com\r
  27 **     mail:                 support@nxp.com\r
  28 **\r
  29 **     Revisions:\r
  30 **     - rev. 1.0 (2016-08-12)\r
  31 **         Initial version.\r
  32 **     - rev. 1.1 (2016-11-25)\r
  33 **         Update CANFD and Classic CAN register.\r
  34 **         Add MAC TIMERSTAMP registers.\r
  35 **     - rev. 1.2 (2017-06-08)\r
  36 **         Remove RTC_CTRL_RTC_OSC_BYPASS.\r
  37 **         SYSCON_ARMTRCLKDIV rename to SYSCON_ARMTRACECLKDIV.\r
  38 **         Remove RESET and HALT from SYSCON_AHBCLKDIV.\r
  39 **\r
  40 ** ###################################################################\r
  41 */\r
  42 \r
  43 /*!\r
  44  * @file LPC54018\r
  45  * @version 1.2\r
  46  * @date 2017-06-08\r
  47  * @brief Device specific configuration file for LPC54018 (implementation file)\r
  48  *\r
  49  * Provides a system configuration function and a global variable that contains\r
  50  * the system frequency. It configures the device and initializes the oscillator\r
  51  * (PLL) that is part of the microcontroller device.\r
  52  */\r
  53 \r
  54 #include <stdint.h>\r
  55 #include "fsl_device_registers.h"\r
  56 \r
  57 #define NVALMAX (0x100)\r
  58 #define PVALMAX (0x20)\r
  59 #define MVALMAX (0x8000)\r
  60 #define PLL_MDEC_VAL_P (0)                                       /* MDEC is in bits  16:0 */\r
  61 #define PLL_MDEC_VAL_M (0x1FFFFUL << PLL_MDEC_VAL_P)\r
  62 #define PLL_NDEC_VAL_P (0)                                       /* NDEC is in bits  9:0 */\r
  63 #define PLL_NDEC_VAL_M (0x3FFUL << PLL_NDEC_VAL_P)\r
  64 #define PLL_PDEC_VAL_P (0)                                       /* PDEC is in bits  6:0 */\r
  65 #define PLL_PDEC_VAL_M (0x7FUL << PLL_PDEC_VAL_P)\r
  66 \r
  67 extern void *__Vectors;\r
  68 \r
  69 static const uint8_t wdtFreqLookup[32] = {0, 8, 12, 15, 18, 20, 24, 26, 28, 30, 32, 34, 36, 38, 40, 41, 42, 44, 45, 46,\r
  70                                             48, 49, 50, 52, 53, 54, 56, 57, 58, 59, 60, 61};\r
  71 /* Get WATCH DOG Clk */\r
  72 static uint32_t getWdtOscFreq(void)\r
  73 {\r
  74     uint8_t freq_sel, div_sel;\r
  75     if (SYSCON->PDRUNCFG[0] & SYSCON_PDRUNCFG_PDEN_WDT_OSC_MASK)\r
  76     {\r
  77         return 0U;\r
  78     }\r
  79     else\r
  80     {\r
  81         div_sel = (uint8_t)((SYSCON->WDTOSCCTRL & SYSCON_WDTOSCCTRL_DIVSEL_MASK) + 1UL) << 1UL;\r
  82         freq_sel = wdtFreqLookup[((SYSCON->WDTOSCCTRL & SYSCON_WDTOSCCTRL_FREQSEL_MASK) >> SYSCON_WDTOSCCTRL_FREQSEL_SHIFT)];\r
  83         return ((uint32_t) freq_sel * 50000U)/((uint32_t)div_sel);\r
  84     }\r
  85 }\r
  86 /* Find decoded N value for raw NDEC value */\r
  87 static uint32_t pllDecodeN(uint32_t NDEC)\r
  88 {\r
  89     uint32_t n, x, i;\r
  90 \r
  91     /* Find NDec */\r
  92     switch (NDEC)\r
  93     {\r
  94         case 0x3FF:\r
  95             n = 0UL;\r
  96             break;\r
  97         case 0x302:\r
  98             n = 1UL;\r
  99             break;\r
 100         case 0x202:\r
 101             n = 2UL;\r
 102             break;\r
 103         default:\r
 104             x = 0x080UL;\r
 105             n = 0xFFFFFFFFUL;\r
 106             for (i = NVALMAX; i >= 3UL; i--)\r
 107             {\r
 108                 x = (((x ^ (x >> 2UL) ^ (x >> 3UL) ^ (x >> 4UL)) & 1UL) << 7UL) | ((x >> 1UL) & 0x7FUL);\r
 109                 if ((x & (PLL_NDEC_VAL_M >> PLL_NDEC_VAL_P)) == NDEC)\r
 110                 {\r
 111                     /* Decoded value of NDEC */\r
 112                     n = i;\r
 113                 }\r
 114                 if (n != 0xFFFFFFFFUL)\r
 115                 {\r
 116                     break;\r
 117                 }\r
 118             }\r
 119             break;\r
 120     }\r
 121     return n;\r
 122 }\r
 123 \r
 124 /* Find decoded P value for raw PDEC value */\r
 125 static uint32_t pllDecodeP(uint32_t PDEC)\r
 126 {\r
 127     uint32_t p, x, i;\r
 128     /* Find PDec */\r
 129     switch (PDEC)\r
 130     {\r
 131         case 0x7F:\r
 132             p = 0UL;\r
 133             break;\r
 134         case 0x62:\r
 135             p = 1UL;\r
 136             break;\r
 137         case 0x42:\r
 138             p = 2UL;\r
 139             break;\r
 140         default:\r
 141             x = 0x10UL;\r
 142             p = 0xFFFFFFFFUL;\r
 143             for (i = PVALMAX; i >= 3UL; i--)\r
 144             {\r
 145                 x = (((x ^ (x >> 2UL)) & 1UL) << 4UL) | ((x >> 1UL) & 0xFUL);\r
 146                 if ((x & (PLL_PDEC_VAL_M >> PLL_PDEC_VAL_P)) == PDEC)\r
 147                 {\r
 148                     /* Decoded value of PDEC */\r
 149                     p = i;\r
 150                 }\r
 151                 if (p != 0xFFFFFFFFUL)\r
 152                 {\r
 153                     break;\r
 154                 }\r
 155             }\r
 156             break;\r
 157     }\r
 158     return p;\r
 159 }\r
 160 \r
 161 /* Find decoded M value for raw MDEC value */\r
 162 static uint32_t pllDecodeM(uint32_t MDEC)\r
 163 {\r
 164     uint32_t m, i, x;\r
 165 \r
 166     /* Find MDec */\r
 167     switch (MDEC)\r
 168     {\r
 169         case 0x1FFFF:\r
 170             m = 0UL;\r
 171             break;\r
 172         case 0x18003:\r
 173             m = 1UL;\r
 174             break;\r
 175         case 0x10003:\r
 176             m = 2UL;\r
 177             break;\r
 178         default:\r
 179             x = 0x04000UL;\r
 180             m = 0xFFFFFFFFUL;\r
 181             for (i = MVALMAX; i >= 3UL; i--)\r
 182             {\r
 183                 x = (((x ^ (x >> 1UL)) & 1UL) << 14UL) | ((x >> 1UL) & 0x3FFFUL);\r
 184                 if ((x & (PLL_MDEC_VAL_M >> PLL_MDEC_VAL_P)) == MDEC)\r
 185                 {\r
 186                     /* Decoded value of MDEC */\r
 187                     m = i;\r
 188                 }\r
 189                 if (m != 0xFFFFFFFFUL)\r
 190                 {\r
 191                     break;\r
 192                 }\r
 193             }\r
 194             break;\r
 195     }\r
 196     return m;\r
 197 }\r
 198 \r
 199 /* Get predivider (N) from PLL NDEC setting */\r
 200 static uint32_t findPllPreDiv(uint32_t ctrlReg, uint32_t nDecReg)\r
 201 {\r
 202     uint32_t preDiv = 1;\r
 203 \r
 204     /* Direct input is not used? */\r
 205     if ((ctrlReg & SYSCON_SYSPLLCTRL_DIRECTI_MASK) == 0UL)\r
 206     {\r
 207         /* Decode NDEC value to get (N) pre divider */\r
 208         preDiv = pllDecodeN(nDecReg & 0x3FFUL);\r
 209         if (preDiv == 0UL)\r
 210         {\r
 211             preDiv = 1;\r
 212         }\r
 213     }\r
 214     /* Adjusted by 1, directi is used to bypass */\r
 215     return preDiv;\r
 216 }\r
 217 \r
 218 /* Get postdivider (P) from PLL PDEC setting */\r
 219 static uint32_t findPllPostDiv(uint32_t ctrlReg, uint32_t pDecReg)\r
 220 {\r
 221     uint32_t postDiv = 1;\r
 222 \r
 223     /* Direct input is not used? */\r
 224     if ((ctrlReg & SYSCON_SYSPLLCTRL_DIRECTO_MASK) == 0UL)\r
 225     {\r
 226         /* Decode PDEC value to get (P) post divider */\r
 227         postDiv = 2UL * pllDecodeP(pDecReg & 0x7FUL);\r
 228         if (postDiv == 0UL)\r
 229         {\r
 230             postDiv = 2;\r
 231         }\r
 232     }\r
 233     /* Adjusted by 1, directo is used to bypass */\r
 234     return postDiv;\r
 235 }\r
 236 \r
 237 /* Get multiplier (M) from PLL MDEC and BYPASS_FBDIV2 settings */\r
 238 static uint32_t findPllMMult(uint32_t ctrlReg, uint32_t mDecReg)\r
 239 {\r
 240     uint32_t mMult = 1;\r
 241 \r
 242     /* Decode MDEC value to get (M) multiplier */\r
 243     mMult = pllDecodeM(mDecReg & 0x1FFFFUL);\r
 244     if (mMult == 0UL)\r
 245     {\r
 246         mMult = 1;\r
 247     }\r
 248     return mMult;\r
 249 }\r
 250 \r
 251 \r
 252 \r
 253 /* ----------------------------------------------------------------------------\r
 254    -- Core clock\r
 255    ---------------------------------------------------------------------------- */\r
 256 \r
 257 uint32_t SystemCoreClock = DEFAULT_SYSTEM_CLOCK;\r
 258 \r
 259 /* ----------------------------------------------------------------------------\r
 260    -- SystemInit()\r
 261    ---------------------------------------------------------------------------- */\r
 262 \r
 263 void SystemInit (void) {\r
 264 #if ((__FPU_PRESENT == 1) && (__FPU_USED == 1))\r
 265   SCB->CPACR |= ((3UL << 10*2) | (3UL << 11*2));    /* set CP10, CP11 Full Access */\r
 266 #endif /* ((__FPU_PRESENT == 1) && (__FPU_USED == 1)) */\r
 267 \r
 268 #if defined(__MCUXPRESSO)\r
 269     extern void(*const g_pfnVectors[]) (void);\r
 270     SCB->VTOR = (uint32_t) &g_pfnVectors;\r
 271 #else\r
 272     extern void *__Vectors;\r
 273     SCB->VTOR = (uint32_t) &__Vectors;\r
 274 #endif\r
 275     SYSCON->ARMTRACECLKDIV = 0;\r
 276 /* Optionally enable RAM banks that may be off by default at reset */\r
 277 #if !defined(DONT_ENABLE_DISABLED_RAMBANKS)\r
 278     SYSCON->AHBCLKCTRLSET[0] = SYSCON_AHBCLKCTRL_SRAM1_MASK | SYSCON_AHBCLKCTRL_SRAM2_MASK | SYSCON_AHBCLKCTRL_SRAM3_MASK;\r
 279 \r
 280 #endif\r
 281     SYSCON->MAINCLKSELA = 0U;\r
 282     SYSCON->MAINCLKSELB = 0U;\r
 283   SystemInitHook();\r
 284 }\r
 285 \r
 286 /* ----------------------------------------------------------------------------\r
 287    -- SystemCoreClockUpdate()\r
 288    ---------------------------------------------------------------------------- */\r
 289 \r
 290 void SystemCoreClockUpdate (void) {\r
 291 uint32_t clkRate = 0;\r
 292     uint32_t prediv, postdiv;\r
 293     uint64_t workRate;\r
 294 \r
 295     switch (SYSCON->MAINCLKSELB & SYSCON_MAINCLKSELB_SEL_MASK)\r
 296     {\r
 297         case 0x00: /* MAINCLKSELA clock (main_clk_a)*/\r
 298             switch (SYSCON->MAINCLKSELA & SYSCON_MAINCLKSELA_SEL_MASK)\r
 299             {\r
 300                 case 0x00: /* FRO 12 MHz (fro_12m) */\r
 301                     clkRate = CLK_FRO_12MHZ;\r
 302                     break;\r
 303                 case 0x01: /* CLKIN Source (clk_in) */\r
 304                     clkRate = CLK_CLK_IN;\r
 305                     break;\r
 306                 case 0x02: /* Watchdog oscillator (wdt_clk) */\r
 307                     clkRate = getWdtOscFreq();\r
 308                     break;\r
 309                 default: /* = 0x03 = FRO 96 or 48 MHz (fro_hf) */\r
 310                     if ((SYSCON->FROCTRL & SYSCON_FROCTRL_SEL_MASK) == SYSCON_FROCTRL_SEL_MASK)\r
 311                     {\r
 312                         clkRate = CLK_FRO_96MHZ;\r
 313                     }\r
 314                     else\r
 315                     {\r
 316                         clkRate = CLK_FRO_48MHZ;\r
 317                     }\r
 318                     break;\r
 319             }\r
 320             break;\r
 321         case 0x02: /* System PLL clock (pll_clk)*/\r
 322             switch (SYSCON->SYSPLLCLKSEL & SYSCON_SYSPLLCLKSEL_SEL_MASK)\r
 323             {\r
 324                 case 0x00: /* FRO 12 MHz (fro_12m) */\r
 325                     clkRate = CLK_FRO_12MHZ;\r
 326                     break;\r
 327                 case 0x01: /* CLKIN Source (clk_in) */\r
 328                     clkRate = CLK_CLK_IN;\r
 329                     break;\r
 330                 case 0x02: /* Watchdog oscillator (wdt_clk) */\r
 331                     clkRate = getWdtOscFreq();\r
 332                     break;\r
 333                 case 0x03: /* RTC oscillator 32 kHz output (32k_clk) */\r
 334                     clkRate = CLK_RTC_32K_CLK;\r
 335                     break;\r
 336                 default:\r
 337                     break;\r
 338             }\r
 339             if ((SYSCON->SYSPLLCTRL & SYSCON_SYSPLLCTRL_BYPASS_MASK) == 0UL)\r
 340             {\r
 341                 /* PLL is not in bypass mode, get pre-divider, post-divider, and M divider */\r
 342                 prediv = findPllPreDiv(SYSCON->SYSPLLCTRL, SYSCON->SYSPLLNDEC);\r
 343                 postdiv = findPllPostDiv(SYSCON->SYSPLLCTRL, SYSCON->SYSPLLPDEC);\r
 344                 /* Adjust input clock */\r
 345                 clkRate = clkRate / prediv;\r
 346 \r
 347                 /* MDEC used for rate */\r
 348                 workRate = (uint64_t)(clkRate) * (uint64_t)findPllMMult(SYSCON->SYSPLLCTRL, SYSCON->SYSPLLMDEC);\r
 349                 clkRate = (uint32_t)(workRate / ((uint64_t)postdiv));\r
 350                 clkRate = clkRate * 2; /* PLL CCO output is divided by 2 before to M-Divider */\r
 351             }\r
 352             break;\r
 353         case 0x03: /* RTC oscillator 32 kHz output (32k_clk) */\r
 354             clkRate = CLK_RTC_32K_CLK;\r
 355             break;\r
 356         default:\r
 357             break;\r
 358     }\r
 359     SystemCoreClock = clkRate / ((SYSCON->AHBCLKDIV & 0xFFUL) + 1UL);\r
 360 }\r
 361 \r
 362 /* ----------------------------------------------------------------------------\r
 363    -- SystemInitHook()\r
 364    ---------------------------------------------------------------------------- */\r
 365 \r
 366 __attribute__ ((weak)) void SystemInitHook (void) {\r
 367   /* Void implementation of the weak function. */\r
 368 }\r