git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_MPU_M33F_NXP_LPC55S69_MCUXpresso/NXP_Code/board/pin_mux.c

   1 /*\r
   2  * Copyright 2017-2019 NXP\r
   3  * All rights reserved.\r
   4  *\r
   5  * SPDX-License-Identifier: BSD-3-Clause\r
   6  */\r
   7 \r
   8 /***********************************************************************************************************************\r
   9  * This file was generated by the MCUXpresso Config Tools. Any manual edits made to this file\r
  10  * will be overwritten if the respective MCUXpresso Config Tools is used to update this file.\r
  11  **********************************************************************************************************************/\r
  12 \r
  13 /* clang-format off */\r
  14 /*\r
  15  * TEXT BELOW IS USED AS SETTING FOR TOOLS *************************************\r
  16 !!GlobalInfo\r
  17 product: Pins v6.0\r
  18 processor: LPC55S69\r
  19 package_id: LPC55S69JBD100\r
  20 mcu_data: ksdk2_0\r
  21 processor_version: 0.0.0\r
  22  * BE CAREFUL MODIFYING THIS COMMENT - IT IS YAML SETTINGS FOR TOOLS ***********\r
  23  */\r
  24 /* clang-format on */\r
  25 \r
  26 #include "fsl_common.h"\r
  27 #include "fsl_iocon.h"\r
  28 #include "pin_mux.h"\r
  29 \r
  30 /* FUNCTION ************************************************************************************************************\r
  31  *\r
  32  * Function Name : BOARD_InitBootPins\r
  33  * Description   : Calls initialization functions.\r
  34  *\r
  35  * END ****************************************************************************************************************/\r
  36 void BOARD_InitBootPins(void)\r
  37 {\r
  38     BOARD_InitPins();\r
  39 }\r
  40 \r
  41 /* clang-format off */\r
  42 /*\r
  43  * TEXT BELOW IS USED AS SETTING FOR TOOLS *************************************\r
  44 BOARD_InitPins:\r
  45 - options: {callFromInitBoot: 'true', coreID: cm33_core0, enableClock: 'true'}\r
  46 - pin_list:\r
  47   - {pin_num: '92', peripheral: FLEXCOMM0, signal: RXD_SDA_MOSI_DATA, pin_signal: PIO0_29/FC0_RXD_SDA_MOSI_DATA/SD1_D2/CTIMER2_MAT3/SCT0_OUT8/CMP0_OUT/PLU_OUT2/SECURE_GPIO0_29,\r
  48     mode: inactive, slew_rate: standard, invert: disabled, open_drain: disabled}\r
  49   - {pin_num: '94', peripheral: FLEXCOMM0, signal: TXD_SCL_MISO_WS, pin_signal: PIO0_30/FC0_TXD_SCL_MISO_WS/SD1_D3/CTIMER0_MAT0/SCT0_OUT9/SECURE_GPIO0_30, mode: inactive,\r
  50     slew_rate: standard, invert: disabled, open_drain: disabled}\r
  51  * BE CAREFUL MODIFYING THIS COMMENT - IT IS YAML SETTINGS FOR TOOLS ***********\r
  52  */\r
  53 /* clang-format on */\r
  54 \r
  55 /* FUNCTION ************************************************************************************************************\r
  56  *\r
  57  * Function Name : BOARD_InitPins\r
  58  * Description   : Configures pin routing and optionally pin electrical features.\r
  59  *\r
  60  * END ****************************************************************************************************************/\r
  61 /* Function assigned for the Cortex-M33 (Core #0) */\r
  62 void BOARD_InitPins(void)\r
  63 {\r
  64     /* Enables the clock for the I/O controller.: Enable Clock. */\r
  65     CLOCK_EnableClock(kCLOCK_Iocon);\r
  66 \r
  67     const uint32_t port0_pin29_config = (/* Pin is configured as FC0_RXD_SDA_MOSI_DATA */\r
  68                                          IOCON_PIO_FUNC1 |\r
  69                                          /* No addition pin function */\r
  70                                          IOCON_PIO_MODE_INACT |\r
  71                                          /* Standard mode, output slew rate control is enabled */\r
  72                                          IOCON_PIO_SLEW_STANDARD |\r
  73                                          /* Input function is not inverted */\r
  74                                          IOCON_PIO_INV_DI |\r
  75                                          /* Enables digital function */\r
  76                                          IOCON_PIO_DIGITAL_EN |\r
  77                                          /* Open drain is disabled */\r
  78                                          IOCON_PIO_OPENDRAIN_DI);\r
  79     /* PORT0 PIN29 (coords: 92) is configured as FC0_RXD_SDA_MOSI_DATA */\r
  80     IOCON_PinMuxSet(IOCON, 0U, 29U, port0_pin29_config);\r
  81 \r
  82     const uint32_t port0_pin30_config = (/* Pin is configured as FC0_TXD_SCL_MISO_WS */\r
  83                                          IOCON_PIO_FUNC1 |\r
  84                                          /* No addition pin function */\r
  85                                          IOCON_PIO_MODE_INACT |\r
  86                                          /* Standard mode, output slew rate control is enabled */\r
  87                                          IOCON_PIO_SLEW_STANDARD |\r
  88                                          /* Input function is not inverted */\r
  89                                          IOCON_PIO_INV_DI |\r
  90                                          /* Enables digital function */\r
  91                                          IOCON_PIO_DIGITAL_EN |\r
  92                                          /* Open drain is disabled */\r
  93                                          IOCON_PIO_OPENDRAIN_DI);\r
  94     /* PORT0 PIN30 (coords: 94) is configured as FC0_TXD_SCL_MISO_WS */\r
  95     IOCON_PinMuxSet(IOCON, 0U, 30U, port0_pin30_config);\r
  96 }\r
  97 /***********************************************************************************************************************\r
  98  * EOF\r
  99  **********************************************************************************************************************/\r