git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_MPU_M33F_NXP_LPC55S69_MCUXpresso/NXP_Code/board/pin_mux.h

   1 /*\r
   2  * Copyright 2017-2019 NXP\r
   3  * All rights reserved.\r
   4  *\r
   5  * SPDX-License-Identifier: BSD-3-Clause\r
   6  */\r
   7 \r
   8 /***********************************************************************************************************************\r
   9  * This file was generated by the MCUXpresso Config Tools. Any manual edits made to this file\r
  10  * will be overwritten if the respective MCUXpresso Config Tools is used to update this file.\r
  11  **********************************************************************************************************************/\r
  12 \r
  13 #ifndef _PIN_MUX_H_\r
  14 #define _PIN_MUX_H_\r
  15 \r
  16 /*!\r
  17  * @addtogroup pin_mux\r
  18  * @{\r
  19  */\r
  20 \r
  21 /***********************************************************************************************************************\r
  22  * API\r
  23  **********************************************************************************************************************/\r
  24 \r
  25 #if defined(__cplusplus)\r
  26 extern "C" {\r
  27 #endif\r
  28 \r
  29 /*!\r
  30  * @brief Calls initialization functions.\r
  31  *\r
  32  */\r
  33 void BOARD_InitBootPins(void);\r
  34 \r
  35 #define IOCON_PIO_DIGITAL_EN 0x0100u  /*!<@brief Enables digital function */\r
  36 #define IOCON_PIO_FUNC1 0x01u         /*!<@brief Selects pin function 1 */\r
  37 #define IOCON_PIO_INV_DI 0x00u        /*!<@brief Input function is not inverted */\r
  38 #define IOCON_PIO_MODE_INACT 0x00u    /*!<@brief No addition pin function */\r
  39 #define IOCON_PIO_OPENDRAIN_DI 0x00u  /*!<@brief Open drain is disabled */\r
  40 #define IOCON_PIO_SLEW_STANDARD 0x00u /*!<@brief Standard mode, output slew rate control is enabled */\r
  41 \r
  42 /*!\r
  43  * @brief Configures pin routing and optionally pin electrical features.\r
  44  *\r
  45  */\r
  46 void BOARD_InitPins(void); /* Function assigned for the Cortex-M33 (Core #0) */\r
  47 \r
  48 #if defined(__cplusplus)\r
  49 }\r
  50 #endif\r
  51 \r
  52 /*!\r
  53  * @}\r
  54  */\r
  55 #endif /* _PIN_MUX_H_ */\r
  56 \r
  57 /***********************************************************************************************************************\r
  58  * EOF\r
  59  **********************************************************************************************************************/\r