git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_R5_UltraScale_MPSoC/RTOSDemo_R5_bsp/psu_cortexr5_0/libsrc/coresightps_dcc_v1_4/src/xcoresightpsdcc.h

   1 /******************************************************************************
   2 *
   3 * Copyright (C) 2015 Xilinx, Inc.  All rights reserved.
   4 *
   5 * Permission is hereby granted, free of charge, to any person obtaining a copy
   6 * of this software and associated documentation files (the "Software"), to deal
   7 * in the Software without restriction, including without limitation the rights
   8 * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
   9 * copies of the Software, and to permit persons to whom the Software is
  10 * furnished to do so, subject to the following conditions:
  11 *
  12 * The above copyright notice and this permission notice shall be included in
  13 * all copies or substantial portions of the Software.
  14 *
  15 * Use of the Software is limited solely to applications:
  16 * (a) running on a Xilinx device, or
  17 * (b) that interact with a Xilinx device through a bus or interconnect.
  18 *
  19 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  20 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  21 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
  22 * XILINX  BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  23 * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
  24 * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  25 * SOFTWARE.
  26 *
  27 * Except as contained in this notice, the name of the Xilinx shall not be used
  28 * in advertising or otherwise to promote the sale, use or other dealings in
  29 * this Software without prior written authorization from Xilinx.
  30 *
  31 ******************************************************************************/
  32 /*****************************************************************************/
  33 /**
  34 *
  35 * @file xcoresightpsdcc.h
  36 * @addtogroup coresightps_dcc_v1_4
  37 * @{
  38 * @details
  39 *
  40 * CoreSight driver component.
  41 *
  42 * The coresight is a part of debug communication channel (DCC) group. Jtag UART
  43 * for ARM uses DCC. Each ARM core has its own DCC, so one need to select an
  44 * ARM target in XSDB console before running the jtag terminal command. Using the
  45 * coresight driver component, the output stream can be directed to a log file.
  46 *
  47 * @note         None.
  48 *
  49 *
  50 * <pre>
  51 * MODIFICATION HISTORY:
  52 *
  53 * Ver   Who    Date             Changes
  54 * ----- -----  -------- -----------------------------------------------
  55 * 1.00  kvn    02/14/15 First release
  56 * 1.1   kvn    06/12/15 Add support for Zynq Ultrascale+ MP.
  57 *       kvn    08/18/15 Modified Makefile according to compiler changes.
  58 * 1.3   asa    07/01/16 Made changes to ensure that the file does not compile
  59 *                       for MB BSPs. Instead it throws up a warning. This
  60 *                       fixes the CR#953056.
  61 *
  62 * </pre>
  63 *
  64 ******************************************************************************/
  65
  66 /***************************** Include Files *********************************/
  67 #ifndef __MICROBLAZE__
  68 #include <xil_types.h>
  69
  70 void XCoresightPs_DccSendByte(u32 BaseAddress, u8 Data);
  71
  72 u8 XCoresightPs_DccRecvByte(u32 BaseAddress);
  73 #endif
  74 /** @} */