git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_STM32F107_GCC_Rowley/webserver/emac.c.scsc

   1 /*\r
   2  * FreeRTOS Kernel V10.0.0\r
   3  * Copyright (C) 2017 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software. If you wish to use our Amazon\r
  14  * FreeRTOS name, please do so in a fair use way that does not cause confusion.\r
  15  *\r
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  18  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  19  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  20  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  21  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  22  *\r
  23  * http://www.FreeRTOS.org\r
  24  * http://aws.amazon.com/freertos\r
  25  *\r
  26  * 1 tab == 4 spaces!\r
  27  */\r
  28 \r
  29 /* FreeRTOS includes. */\r
  30 #include "FreeRTOS.h"\r
  31 #include "semphr.h"\r
  32 #include "task.h"\r
  33 #include "emac.h"\r
  34 \r
  35 /* Library includes. */\r
  36 #include "stm32fxxx_eth.h"\r
  37 #include "stm32f10x_gpio.h"\r
  38 #include "stm32f10x_rcc.h"\r
  39 #include "stm32f10x_nvic.h"\r
  40 \r
  41 /*-----------------------------------------------------------*/\r
  42 \r
  43 /* Hardware specifics. */\r
  44 #define uipRCC_MAC_CLOCK                        ( 1UL << 14UL )\r
  45 #define uipRCC_MAC_TX_CLOCK                     ( 1UL << 15UL )\r
  46 #define uipRCC_MAC_RX_CLOCK                     ( 1UL << 16UL )\r
  47 #define uipPHY_ADDRESS                          ( 1 )\r
  48 #define uipENET_IRQ_NUM                         ( 61 )\r
  49 #define uipMODE_MII                                     ( 1UL << 23UL )\r
  50 #define uipREMAP_MAC_IO                         ( 1UL << 21UL )\r
  51 \r
  52 /* The number of descriptors to chain together for use by the Rx DMA. */\r
  53 #define uipNUM_RX_DESCRIPTORS           4\r
  54 \r
  55 /* The total number of buffers to be available.  At most (?) there should be\r
  56 one available for each Rx descriptor, one for current use, and one that is\r
  57 in the process of being transmitted. */\r
  58 #define uipNUM_BUFFERS                          ( uipNUM_RX_DESCRIPTORS + 2 )\r
  59 \r
  60 /* Each buffer is sized to fit an entire Ethernet packet.  This is for\r
  61 simplicity and speed, but could waste RAM. */\r
  62 #define uipMAX_PACKET_SIZE                      1520\r
  63 \r
  64 /* The field in the descriptor that is unused by this configuration is used to\r
  65 hold the send count.  This is just #defined to a meaningful name. */\r
  66 #define SendCount Buffer2NextDescAddr\r
  67 \r
  68 /* If no buffers are available, then wait this long before looking again.... */\r
  69 #define uipBUFFER_WAIT_DELAY    ( 3 / portTICK_RATE_MS )\r
  70 \r
  71 /* ...and don't look more than this many times. */\r
  72 #define uipBUFFER_WAIT_ATTEMPTS ( 30 )\r
  73 \r
  74 /* Let the DMA know that a new descriptor has been made available to it. */\r
  75 #define prvRxDescriptorAvailable()              ETH_DMA->DMARPDR = 0\r
  76 \r
  77 /*-----------------------------------------------------------*/\r
  78 \r
  79 /*\r
  80  * Configure the IO for Ethernet use.\r
  81  */\r
  82 static void prvSetupEthGPIO( void );\r
  83 \r
  84 /*\r
  85  * Return a pointer to an unused buffer, marking the returned buffer as now\r
  86  * in use.\r
  87  */\r
  88 static unsigned char *prvGetNextBuffer( void );\r
  89 \r
  90 /*-----------------------------------------------------------*/\r
  91 \r
  92 /* Allocate the Rx descriptors used by the DMA. */\r
  93 static ETH_DMADESCTypeDef  xRxDescriptors[ uipNUM_RX_DESCRIPTORS ] __attribute__((aligned(4)));\r
  94 \r
  95 /* Allocate the descriptor used for transmitting.  It might be that better\r
  96 performance could be achieved by having more than one Tx descriptor, but\r
  97 in this simple case only one is used. */\r
  98 static volatile ETH_DMADESCTypeDef  xTxDescriptor __attribute__((aligned(4)));\r
  99 \r
 100 /* Buffers used for receiving and transmitting data. */\r
 101 static unsigned char ucMACBuffers[ uipNUM_BUFFERS ][ uipMAX_PACKET_SIZE ] __attribute__((aligned(4)));\r
 102 \r
 103 /* Each ucBufferInUse index corresponds to a position in the same index in the\r
 104 ucMACBuffers array.  If the index contains a 1 then the buffer withn\r
 105 ucMACBuffers is in use, if it contains a 0 then the buffer is free. */\r
 106 static unsigned char ucBufferInUse[ uipNUM_BUFFERS ] = { 0 };\r
 107 \r
 108 /* Index to the Rx descriptor to inspect next when looking for a received\r
 109 packet. */\r
 110 static unsigned long ulNextDescriptor;\r
 111 \r
 112 /* The uip_buffer is not a fixed array, but instead gets pointed to the buffers\r
 113 allocated within this file. */\r
 114 extern unsigned char * uip_buf;\r
 115 \r
 116 /*-----------------------------------------------------------*/\r
 117 \r
 118 portBASE_TYPE xEthInitialise( void )\r
 119 {\r
 120 static ETH_InitTypeDef xEthInit; /* Static so as not to take up too much stack space. */\r
 121 NVIC_InitTypeDef xNVICInit;\r
 122 const unsigned char ucMACAddress[] = { configMAC_ADDR0, configMAC_ADDR1, configMAC_ADDR2, configMAC_ADDR3, configMAC_ADDR4, configMAC_ADDR5 };\r
 123 portBASE_TYPE xReturn;\r
 124 unsigned long ul;\r
 125 \r
 126         /* Start with things in a safe known state. */\r
 127         ETH_DeInit();\r
 128         for( ul = 0; ul < uipNUM_RX_DESCRIPTORS; ul++ )\r
 129         {\r
 130                 ETH_DMARxDescReceiveITConfig( &( xRxDescriptors[ ul ] ), DISABLE );\r
 131         }\r
 132 \r
 133         /* Route clock to the peripheral. */\r
 134     RCC->AHBENR |= ( uipRCC_MAC_CLOCK | uipRCC_MAC_TX_CLOCK | uipRCC_MAC_RX_CLOCK );\r
 135 \r
 136         /* Set the MAC address. */\r
 137         ETH_MACAddressConfig( ETH_MAC_Address0, ( unsigned char * ) ucMACAddress );\r
 138 \r
 139         /* Use MII mode. */\r
 140     AFIO->MAPR &= ~( uipMODE_MII );\r
 141 \r
 142         /* Configure all the GPIO as required for MAC/PHY interfacing. */\r
 143         prvSetupEthGPIO();\r
 144 \r
 145         /* Reset the peripheral. */\r
 146         ETH_SoftwareReset();\r
 147         while( ETH_GetSoftwareResetStatus() == SET );\r
 148 \r
 149         /* Initialise using the whopping big structure.  Code space could be saved\r
 150         by making this a const struct, however that would mean changes to the\r
 151         structure within the library header files could break the code, so for now\r
 152         just set everything manually at run time. */\r
 153         xEthInit.ETH_AutoNegotiation = ETH_AutoNegotiation_Enable;\r
 154         xEthInit.ETH_Watchdog = ETH_Watchdog_Disable;\r
 155         xEthInit.ETH_Jabber = ETH_Jabber_Disable;\r
 156         xEthInit.ETH_JumboFrame = ETH_JumboFrame_Disable;\r
 157         xEthInit.ETH_InterFrameGap = ETH_InterFrameGap_96Bit;\r
 158         xEthInit.ETH_CarrierSense = ETH_CarrierSense_Enable;\r
 159         xEthInit.ETH_Speed = ETH_Speed_10M;\r
 160         xEthInit.ETH_ReceiveOwn = ETH_ReceiveOwn_Disable;\r
 161         xEthInit.ETH_LoopbackMode = ETH_LoopbackMode_Disable;\r
 162         xEthInit.ETH_Mode = ETH_Mode_HalfDuplex;\r
 163         xEthInit.ETH_ChecksumOffload = ETH_ChecksumOffload_Disable;\r
 164         xEthInit.ETH_RetryTransmission = ETH_RetryTransmission_Disable;\r
 165         xEthInit.ETH_AutomaticPadCRCStrip = ETH_AutomaticPadCRCStrip_Disable;\r
 166         xEthInit.ETH_BackOffLimit = ETH_BackOffLimit_10;\r
 167         xEthInit.ETH_DeferralCheck = ETH_DeferralCheck_Disable;\r
 168         xEthInit.ETH_ReceiveAll = ETH_ReceiveAll_Enable;\r
 169         xEthInit.ETH_SourceAddrFilter = ETH_SourceAddrFilter_Disable;\r
 170         xEthInit.ETH_PassControlFrames = ETH_PassControlFrames_ForwardPassedAddrFilter;\r
 171         xEthInit.ETH_BroadcastFramesReception = ETH_BroadcastFramesReception_Disable;\r
 172         xEthInit.ETH_DestinationAddrFilter = ETH_DestinationAddrFilter_Normal;\r
 173         xEthInit.ETH_PromiscuousMode = ETH_PromiscuousMode_Disable;\r
 174         xEthInit.ETH_MulticastFramesFilter = ETH_MulticastFramesFilter_Perfect;\r
 175         xEthInit.ETH_UnicastFramesFilter = ETH_UnicastFramesFilter_Perfect;\r
 176         xEthInit.ETH_HashTableHigh = 0x0;\r
 177         xEthInit.ETH_HashTableLow = 0x0;\r
 178         xEthInit.ETH_PauseTime = 0x0;\r
 179         xEthInit.ETH_ZeroQuantaPause = ETH_ZeroQuantaPause_Disable;\r
 180         xEthInit.ETH_PauseLowThreshold = ETH_PauseLowThreshold_Minus4;\r
 181         xEthInit.ETH_UnicastPauseFrameDetect = ETH_UnicastPauseFrameDetect_Disable;\r
 182         xEthInit.ETH_ReceiveFlowControl = ETH_ReceiveFlowControl_Disable;\r
 183         xEthInit.ETH_TransmitFlowControl = ETH_TransmitFlowControl_Disable;\r
 184         xEthInit.ETH_VLANTagComparison = ETH_VLANTagComparison_16Bit;\r
 185         xEthInit.ETH_VLANTagIdentifier = 0x0;\r
 186         xEthInit.ETH_DropTCPIPChecksumErrorFrame = ETH_DropTCPIPChecksumErrorFrame_Disable;\r
 187         xEthInit.ETH_ReceiveStoreForward = ETH_ReceiveStoreForward_Enable;\r
 188         xEthInit.ETH_FlushReceivedFrame = ETH_FlushReceivedFrame_Disable;\r
 189         xEthInit.ETH_TransmitStoreForward = ETH_TransmitStoreForward_Enable;\r
 190         xEthInit.ETH_TransmitThresholdControl = ETH_TransmitThresholdControl_64Bytes;\r
 191         xEthInit.ETH_ForwardErrorFrames = ETH_ForwardErrorFrames_Disable;\r
 192         xEthInit.ETH_ForwardUndersizedGoodFrames = ETH_ForwardUndersizedGoodFrames_Disable;\r
 193         xEthInit.ETH_ReceiveThresholdControl = ETH_ReceiveThresholdControl_64Bytes;\r
 194         xEthInit.ETH_SecondFrameOperate = ETH_SecondFrameOperate_Disable;\r
 195         xEthInit.ETH_AddressAlignedBeats = ETH_AddressAlignedBeats_Enable;\r
 196         xEthInit.ETH_FixedBurst = ETH_FixedBurst_Disable;\r
 197         xEthInit.ETH_RxDMABurstLength = ETH_RxDMABurstLength_1Beat;\r
 198         xEthInit.ETH_TxDMABurstLength = ETH_TxDMABurstLength_1Beat;\r
 199         xEthInit.ETH_DescriptorSkipLength = 0x0;\r
 200         xEthInit.ETH_DMAArbitration = ETH_DMAArbitration_RoundRobin_RxTx_1_1;\r
 201 \r
 202         xReturn = ETH_Init( &xEthInit, uipPHY_ADDRESS );\r
 203 \r
 204         /* Check a link was established. */\r
 205         if( xReturn != pdFAIL )\r
 206         {\r
 207                 /* Rx and Tx interrupts are used. */\r
 208                 ETH_DMAITConfig( ETH_DMA_IT_NIS | ETH_DMA_IT_R | ETH_DMA_IT_T, ENABLE );\r
 209 \r
 210                 /* Only a single Tx descriptor is used.  For now it is set to use an Rx\r
 211                 buffer, but will get updated to point to where ever uip_buf is\r
 212                 pointing prior to its use. */\r
 213                 ETH_DMATxDescChainInit( ( void * ) &xTxDescriptor, ( void * ) ucMACBuffers, 1 );\r
 214                 ETH_DMARxDescChainInit( xRxDescriptors, ( void * ) ucMACBuffers, uipNUM_RX_DESCRIPTORS );\r
 215                 for( ul = 0; ul < uipNUM_RX_DESCRIPTORS; ul++ )\r
 216                 {\r
 217                         /* Ensure received data generates an interrupt. */\r
 218                         ETH_DMARxDescReceiveITConfig( &( xRxDescriptors[ ul ] ), ENABLE );\r
 219 \r
 220                         /* Fix up the addresses used by the descriptors.\r
 221                         The way ETH_DMARxDescChainInit() is not compatible with the buffer\r
 222                         declarations in this file. */\r
 223                         xRxDescriptors[ ul ].Buffer1Addr = ( unsigned long ) &( ucMACBuffers[ ul ][ 0 ] );\r
 224 \r
 225                         /* Mark the buffer used by this descriptor as in use. */\r
 226             ucBufferInUse[ ul ] = pdTRUE;\r
 227                 }\r
 228 \r
 229                 /* When receiving data, start at the first descriptor. */\r
 230                 ulNextDescriptor = 0;\r
 231 \r
 232                 /* Initialise uip_buf to ensure it points somewhere valid. */\r
 233                 uip_buf = prvGetNextBuffer();\r
 234 \r
 235                 /* SendCount must be initialised to 2 to ensure the Tx descriptor looks\r
 236                 as if its available (as if it has already been sent twice. */\r
 237         xTxDescriptor.SendCount = 2;\r
 238 \r
 239                 /* Switch on the interrupts in the NVIC. */\r
 240                 xNVICInit.NVIC_IRQChannel = uipENET_IRQ_NUM;\r
 241                 xNVICInit.NVIC_IRQChannelPreemptionPriority = configLIBRARY_KERNEL_INTERRUPT_PRIORITY;\r
 242                 xNVICInit.NVIC_IRQChannelSubPriority = 0;\r
 243                 xNVICInit.NVIC_IRQChannelCmd = ENABLE;\r
 244                 NVIC_Init( &xNVICInit );\r
 245 \r
 246                 /* Buffers and descriptors are all set up, now enable the MAC. */\r
 247                 ETH_Start();\r
 248 \r
 249                 /* Let the DMA know there are Rx descriptors available. */\r
 250                 prvRxDescriptorAvailable();\r
 251         }\r
 252 \r
 253         return xReturn;\r
 254 }\r
 255 /*-----------------------------------------------------------*/\r
 256 \r
 257 static unsigned char *prvGetNextBuffer( void )\r
 258 {\r
 259 portBASE_TYPE x;\r
 260 unsigned char *ucReturn = NULL;\r
 261 unsigned long ulAttempts = 0;\r
 262 \r
 263         while( ucReturn == NULL )\r
 264         {\r
 265                 /* Look through the buffers to find one that is not in use by\r
 266                 anything else. */\r
 267                 for( x = 0; x < uipNUM_BUFFERS; x++ )\r
 268                 {\r
 269                         if( ucBufferInUse[ x ] == pdFALSE )\r
 270                         {\r
 271                                 ucBufferInUse[ x ] = pdTRUE;\r
 272                                 ucReturn = &( ucMACBuffers[ x ][ 0 ] );\r
 273                                 break;\r
 274                         }\r
 275                 }\r
 276 \r
 277                 /* Was a buffer found? */\r
 278                 if( ucReturn == NULL )\r
 279                 {\r
 280                         ulAttempts++;\r
 281 \r
 282                         if( ulAttempts >= uipBUFFER_WAIT_ATTEMPTS )\r
 283                         {\r
 284                                 break;\r
 285                         }\r
 286 \r
 287                         /* Wait then look again. */\r
 288                         vTaskDelay( uipBUFFER_WAIT_DELAY );\r
 289                 }\r
 290         }\r
 291 \r
 292         return ucReturn;\r
 293 }\r
 294 /*-----------------------------------------------------------*/\r
 295 \r
 296 unsigned short usGetMACRxData( void )\r
 297 {\r
 298 unsigned short usReturn;\r
 299 \r
 300         if( ( xRxDescriptors[ ulNextDescriptor ].Status & ETH_DMARxDesc_ES ) != 0 )\r
 301         {\r
 302                 /* Error in Rx.  Discard the frame and give it back to the DMA. */\r
 303                 xRxDescriptors[ ulNextDescriptor ].Status = ETH_DMARxDesc_OWN;\r
 304                 prvRxDescriptorAvailable();\r
 305 \r
 306                 /* No data to return. */\r
 307                 usReturn = 0UL;\r
 308 \r
 309                 /* Start from the next descriptor the next time this function is called. */\r
 310                 ulNextDescriptor++;\r
 311                 if( ulNextDescriptor >= uipNUM_RX_DESCRIPTORS )\r
 312                 {\r
 313                         ulNextDescriptor = 0UL;\r
 314                 }\r
 315         }\r
 316         else if( ( xRxDescriptors[ ulNextDescriptor ].Status & ETH_DMARxDesc_OWN ) == 0 )\r
 317         {\r
 318                 /* Mark the current buffer as free as uip_buf is going to be set to\r
 319                 the buffer that contains the received data. */\r
 320                 vReturnBuffer( uip_buf );\r
 321 \r
 322                 /* Get the received data length from the top 2 bytes of the Status\r
 323                 word and the data itself. */\r
 324                 usReturn = ( unsigned short ) ( ( xRxDescriptors[ ulNextDescriptor ].Status & ETH_DMARxDesc_FL ) >> 16UL );\r
 325                 uip_buf = ( unsigned char * ) ( xRxDescriptors[ ulNextDescriptor ].Buffer1Addr );\r
 326 \r
 327                 /* Allocate a new buffer to the descriptor. */\r
 328                 xRxDescriptors[ ulNextDescriptor ].Buffer1Addr = ( unsigned long ) prvGetNextBuffer();\r
 329 \r
 330                 /* Give the descriptor back to the DMA. */\r
 331                 xRxDescriptors[ ulNextDescriptor ].Status = ETH_DMARxDesc_OWN;\r
 332                 prvRxDescriptorAvailable();\r
 333 \r
 334                 /* Start from the next descriptor the next time this function is called. */\r
 335                 ulNextDescriptor++;\r
 336                 if( ulNextDescriptor >= uipNUM_RX_DESCRIPTORS )\r
 337                 {\r
 338                         ulNextDescriptor = 0UL;\r
 339                 }\r
 340         }\r
 341         else\r
 342         {\r
 343                 /* No received data at all. */\r
 344                 usReturn = 0UL;\r
 345         }\r
 346 \r
 347         return usReturn;\r
 348 }\r
 349 /*-----------------------------------------------------------*/\r
 350 \r
 351 void vSendMACData( unsigned short usDataLen )\r
 352 {\r
 353 unsigned long ulAttempts = 0UL;\r
 354 \r
 355         /* Check to see if the Tx descriptor is free.  The check against <2 is to\r
 356         ensure the buffer has been sent twice and in so doing preventing a race\r
 357         condition with the DMA on the ETH_DMATxDesc_OWN bit. */\r
 358         while( ( xTxDescriptor.SendCount < 2 ) && ( xTxDescriptor.Status & ETH_DMATxDesc_OWN ) == ETH_DMATxDesc_OWN )\r
 359         {\r
 360                 /* Wait for the Tx descriptor to become available. */\r
 361                 vTaskDelay( uipBUFFER_WAIT_DELAY );\r
 362 \r
 363                 ulAttempts++;\r
 364                 if( ulAttempts > uipBUFFER_WAIT_ATTEMPTS )\r
 365                 {\r
 366                         /* Something has gone wrong as the Tx descriptor is still in use.\r
 367                         Clear it down manually, the data it was sending will probably be\r
 368                         lost. */\r
 369                         xTxDescriptor.Status &= ~ETH_DMATxDesc_OWN;\r
 370                         vReturnBuffer( ( unsigned char * ) xTxDescriptor.Buffer1Addr );\r
 371                         break;\r
 372                 }\r
 373         }\r
 374 \r
 375         /* Setup the Tx descriptor for transmission. */\r
 376         xTxDescriptor.SendCount = 0;\r
 377         xTxDescriptor.Buffer1Addr = ( unsigned long ) uip_buf;\r
 378         xTxDescriptor.ControlBufferSize = ( unsigned long ) usDataLen;\r
 379         xTxDescriptor.Status = ETH_DMATxDesc_OWN | ETH_DMATxDesc_LS | ETH_DMATxDesc_FS | ETH_DMATxDesc_TER | ETH_DMATxDesc_TCH | ETH_DMATxDesc_IC;\r
 380         ETH_DMA->DMASR = ETH_DMASR_TBUS;\r
 381         ETH_DMA->DMATPDR = 0;\r
 382 \r
 383         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer. */\r
 384         uip_buf = prvGetNextBuffer();\r
 385 }\r
 386 /*-----------------------------------------------------------*/\r
 387 \r
 388 static void prvSetupEthGPIO( void )\r
 389 {\r
 390 GPIO_InitTypeDef xEthInit;\r
 391 \r
 392         /* Remap MAC IO. */\r
 393         AFIO->MAPR |=  ( uipREMAP_MAC_IO );\r
 394 \r
 395         /* Set PA2, PA8, PB5, PB8, PB11, PB12, PB13, PC1 and PC2 for Ethernet\r
 396         interfacing. */\r
 397         xEthInit.GPIO_Pin = GPIO_Pin_2;/* | GPIO_Pin_8; This should be set when the 25MHz is generated by MCO. */\r
 398         xEthInit.GPIO_Speed = GPIO_Speed_50MHz;\r
 399         xEthInit.GPIO_Mode = GPIO_Mode_AF_PP;\r
 400         GPIO_Init( GPIOA, &xEthInit );\r
 401 \r
 402         xEthInit.GPIO_Pin = GPIO_Pin_5 | GPIO_Pin_8 | GPIO_Pin_11 | GPIO_Pin_12 | GPIO_Pin_13; /*5*/\r
 403         GPIO_Init( GPIOB, &xEthInit );\r
 404 \r
 405         xEthInit.GPIO_Pin = GPIO_Pin_1 | GPIO_Pin_2;\r
 406         GPIO_Init( GPIOC, &xEthInit );\r
 407 \r
 408 \r
 409         /* Configure PA0, PA1, PA3, PB10, PC3, PD8, PD9, PD10, PD11 and PD12 as\r
 410         inputs. */\r
 411         xEthInit.GPIO_Pin = GPIO_Pin_0 | GPIO_Pin_1 | GPIO_Pin_3;\r
 412         xEthInit.GPIO_Mode = GPIO_Mode_IN_FLOATING;\r
 413         GPIO_Init( GPIOA, &xEthInit );\r
 414 \r
 415         xEthInit.GPIO_Pin = GPIO_Pin_10;\r
 416         GPIO_Init( GPIOB, &xEthInit );\r
 417 \r
 418         xEthInit.GPIO_Pin = GPIO_Pin_3;\r
 419         GPIO_Init( GPIOC, &xEthInit );\r
 420 \r
 421         xEthInit.GPIO_Pin = GPIO_Pin_8 | GPIO_Pin_9 | GPIO_Pin_10 | GPIO_Pin_11 | GPIO_Pin_12;\r
 422         GPIO_Init( GPIOD, &xEthInit );\r
 423 }\r
 424 /*-----------------------------------------------------------*/\r
 425 \r
 426 void vReturnBuffer( unsigned char *pucBuffer )\r
 427 {\r
 428 unsigned long ul;\r
 429 \r
 430         /* Mark a buffer as free for use. */\r
 431         for( ul = 0; ul < uipNUM_BUFFERS; ul++ )\r
 432         {\r
 433                 if( ucMACBuffers[ ul ] == pucBuffer )\r
 434                 {\r
 435                         ucBufferInUse[ ul ] = pdFALSE;\r
 436                         break;\r
 437                 }\r
 438         }\r
 439 }\r
 440 /*-----------------------------------------------------------*/\r
 441 \r
 442 void vMAC_ISR( void )\r
 443 {\r
 444 unsigned long ulStatus;\r
 445 extern xSemaphoreHandle xEMACSemaphore;\r
 446 long xHigherPriorityTaskWoken = pdFALSE;\r
 447 \r
 448         /* What caused the interrupt? */\r
 449         ulStatus = ETH_DMA->DMASR;\r
 450 \r
 451         /* Clear everything before leaving. */\r
 452     ETH_DMA->DMASR = ulStatus;\r
 453 \r
 454         if( ulStatus & ETH_DMA_IT_R )\r
 455         {\r
 456                 /* Data was received.  Ensure the uIP task is not blocked as data has\r
 457                 arrived. */\r
 458                 xSemaphoreGiveFromISR( xEMACSemaphore, &xHigherPriorityTaskWoken );\r
 459         }\r
 460 \r
 461         if( ulStatus & ETH_DMA_IT_T )\r
 462         {\r
 463                 /* Data was transmitted. */\r
 464                 if( xTxDescriptor.SendCount == 0 )\r
 465                 {\r
 466                         /* Send again! */\r
 467                         ( xTxDescriptor.SendCount )++;\r
 468 \r
 469                         xTxDescriptor.Status = ETH_DMATxDesc_OWN | ETH_DMATxDesc_LS | ETH_DMATxDesc_FS | ETH_DMATxDesc_TER | ETH_DMATxDesc_TCH | ETH_DMATxDesc_IC;\r
 470                         ETH_DMA->DMASR = ETH_DMASR_TBUS;\r
 471                         ETH_DMA->DMATPDR = 0;\r
 472                 }\r
 473                 else\r
 474                 {\r
 475                         /* The Tx buffer is no longer required. */\r
 476                         vReturnBuffer( ( unsigned char * ) xTxDescriptor.Buffer1Addr );\r
 477                 }\r
 478         }\r
 479 \r
 480         /* If xSemaphoreGiveFromISR() unblocked a task, and the unblocked task has\r
 481         a higher priority than the currently executing task, then\r
 482         xHigherPriorityTaskWoken will have been set to pdTRUE and this ISR should\r
 483         return directly to the higher priority unblocked task. */\r
 484         portEND_SWITCHING_ISR( xHigherPriorityTaskWoken );\r
 485 }\r
 486 \r