git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/CORTEX_STM32L152_Discovery_IAR/ST_Code/Libraries/STM32L1xx_StdPeriph_Driver/inc/stm32l1xx_rcc.h

   1 /**\r
   2   ******************************************************************************\r
   3   * @file    stm32l1xx_rcc.h\r
   4   * @author  MCD Application Team\r
   5   * @version V1.1.1\r
   6   * @date    05-March-2012\r
   7   * @brief   This file contains all the functions prototypes for the RCC \r
   8   *          firmware library.\r
   9   ******************************************************************************\r
  10   * @attention\r
  11   *\r
  12   * <h2><center>&copy; COPYRIGHT 2012 STMicroelectronics</center></h2>\r
  13   *\r
  14   * Licensed under MCD-ST Liberty SW License Agreement V2, (the "License");\r
  15   * You may not use this file except in compliance with the License.\r
  16   * You may obtain a copy of the License at:\r
  17   *\r
  18   *        http://www.st.com/software_license_agreement_liberty_v2\r
  19   *\r
  20   * Unless required by applicable law or agreed to in writing, software \r
  21   * distributed under the License is distributed on an "AS IS" BASIS, \r
  22   * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.\r
  23   * See the License for the specific language governing permissions and\r
  24   * limitations under the License.\r
  25   *\r
  26   ******************************************************************************\r
  27   */\r
  28 \r
  29 /* Define to prevent recursive inclusion -------------------------------------*/\r
  30 #ifndef __STM32L1xx_RCC_H\r
  31 #define __STM32L1xx_RCC_H\r
  32 \r
  33 #ifdef __cplusplus\r
  34  extern "C" {\r
  35 #endif\r
  36 \r
  37 /* Includes ------------------------------------------------------------------*/\r
  38 #include "stm32l1xx.h"\r
  39 \r
  40 /** @addtogroup STM32L1xx_StdPeriph_Driver\r
  41   * @{\r
  42   */\r
  43 \r
  44 /** @addtogroup RCC\r
  45   * @{\r
  46   */\r
  47 \r
  48 /* Exported types ------------------------------------------------------------*/\r
  49 \r
  50 typedef struct\r
  51 {\r
  52   uint32_t SYSCLK_Frequency;\r
  53   uint32_t HCLK_Frequency;\r
  54   uint32_t PCLK1_Frequency;\r
  55   uint32_t PCLK2_Frequency;\r
  56 }RCC_ClocksTypeDef;\r
  57 \r
  58 /* Exported constants --------------------------------------------------------*/\r
  59 \r
  60 /** @defgroup RCC_Exported_Constants\r
  61   * @{\r
  62   */\r
  63 \r
  64 /** @defgroup RCC_HSE_configuration \r
  65   * @{\r
  66   */\r
  67 \r
  68 #define RCC_HSE_OFF                      ((uint8_t)0x00)\r
  69 #define RCC_HSE_ON                       ((uint8_t)0x01)\r
  70 #define RCC_HSE_Bypass                   ((uint8_t)0x05)\r
  71 #define IS_RCC_HSE(HSE) (((HSE) == RCC_HSE_OFF) || ((HSE) == RCC_HSE_ON) || \\r
  72                          ((HSE) == RCC_HSE_Bypass))\r
  73 \r
  74 /**\r
  75   * @}\r
  76   */ \r
  77 \r
  78 /** @defgroup RCC_MSI_Clock_Range \r
  79   * @{\r
  80   */\r
  81 \r
  82 #define RCC_MSIRange_0                   RCC_ICSCR_MSIRANGE_0 /*!< MSI = 65.536 KHz  */\r
  83 #define RCC_MSIRange_1                   RCC_ICSCR_MSIRANGE_1 /*!< MSI = 131.072 KHz */\r
  84 #define RCC_MSIRange_2                   RCC_ICSCR_MSIRANGE_2 /*!< MSI = 262.144 KHz */\r
  85 #define RCC_MSIRange_3                   RCC_ICSCR_MSIRANGE_3 /*!< MSI = 524.288 KHz */\r
  86 #define RCC_MSIRange_4                   RCC_ICSCR_MSIRANGE_4 /*!< MSI = 1.048 MHz   */\r
  87 #define RCC_MSIRange_5                   RCC_ICSCR_MSIRANGE_5 /*!< MSI = 2.097 MHz   */\r
  88 #define RCC_MSIRange_6                   RCC_ICSCR_MSIRANGE_6 /*!< MSI = 4.194 MHz   */\r
  89 \r
  90 #define IS_RCC_MSI_CLOCK_RANGE(RANGE) (((RANGE) == RCC_MSIRange_0) || \\r
  91                                        ((RANGE) == RCC_MSIRange_1) || \\r
  92                                        ((RANGE) == RCC_MSIRange_2) || \\r
  93                                        ((RANGE) == RCC_MSIRange_3) || \\r
  94                                        ((RANGE) == RCC_MSIRange_4) || \\r
  95                                        ((RANGE) == RCC_MSIRange_5) || \\r
  96                                        ((RANGE) == RCC_MSIRange_6))\r
  97 \r
  98 /**\r
  99   * @}\r
 100   */ \r
 101   \r
 102 /** @defgroup RCC_PLL_Clock_Source \r
 103   * @{\r
 104   */\r
 105 \r
 106 #define RCC_PLLSource_HSI                ((uint8_t)0x00)\r
 107 #define RCC_PLLSource_HSE                ((uint8_t)0x01)\r
 108 \r
 109 #define IS_RCC_PLL_SOURCE(SOURCE) (((SOURCE) == RCC_PLLSource_HSI) || \\r
 110                                    ((SOURCE) == RCC_PLLSource_HSE))\r
 111 /**\r
 112   * @}\r
 113   */ \r
 114 \r
 115 /** @defgroup RCC_PLL_Multiplication_Factor \r
 116   * @{\r
 117   */\r
 118 \r
 119 #define RCC_PLLMul_3                     ((uint8_t)0x00)\r
 120 #define RCC_PLLMul_4                     ((uint8_t)0x04)\r
 121 #define RCC_PLLMul_6                     ((uint8_t)0x08)\r
 122 #define RCC_PLLMul_8                     ((uint8_t)0x0C)\r
 123 #define RCC_PLLMul_12                    ((uint8_t)0x10)\r
 124 #define RCC_PLLMul_16                    ((uint8_t)0x14)\r
 125 #define RCC_PLLMul_24                    ((uint8_t)0x18)\r
 126 #define RCC_PLLMul_32                    ((uint8_t)0x1C)\r
 127 #define RCC_PLLMul_48                    ((uint8_t)0x20)\r
 128 \r
 129 \r
 130 #define IS_RCC_PLL_MUL(MUL) (((MUL) == RCC_PLLMul_3) || ((MUL) == RCC_PLLMul_4) || \\r
 131                              ((MUL) == RCC_PLLMul_6) || ((MUL) == RCC_PLLMul_8) || \\r
 132                              ((MUL) == RCC_PLLMul_12) || ((MUL) == RCC_PLLMul_16) || \\r
 133                              ((MUL) == RCC_PLLMul_24) || ((MUL) == RCC_PLLMul_32) || \\r
 134                              ((MUL) == RCC_PLLMul_48))\r
 135 /**\r
 136   * @}\r
 137   */\r
 138 \r
 139 /** @defgroup RCC_PLL_Divider_Factor \r
 140   * @{\r
 141   */\r
 142 \r
 143 #define RCC_PLLDiv_2                     ((uint8_t)0x40)\r
 144 #define RCC_PLLDiv_3                     ((uint8_t)0x80)\r
 145 #define RCC_PLLDiv_4                     ((uint8_t)0xC0)\r
 146 \r
 147 \r
 148 #define IS_RCC_PLL_DIV(DIV) (((DIV) == RCC_PLLDiv_2) || ((DIV) == RCC_PLLDiv_3) || \\r
 149                              ((DIV) == RCC_PLLDiv_4))\r
 150 /**\r
 151   * @}\r
 152   */\r
 153   \r
 154 /** @defgroup RCC_System_Clock_Source \r
 155   * @{\r
 156   */\r
 157 \r
 158 #define RCC_SYSCLKSource_MSI             RCC_CFGR_SW_MSI\r
 159 #define RCC_SYSCLKSource_HSI             RCC_CFGR_SW_HSI\r
 160 #define RCC_SYSCLKSource_HSE             RCC_CFGR_SW_HSE\r
 161 #define RCC_SYSCLKSource_PLLCLK          RCC_CFGR_SW_PLL\r
 162 #define IS_RCC_SYSCLK_SOURCE(SOURCE) (((SOURCE) == RCC_SYSCLKSource_MSI) || \\r
 163                                       ((SOURCE) == RCC_SYSCLKSource_HSI) || \\r
 164                                       ((SOURCE) == RCC_SYSCLKSource_HSE) || \\r
 165                                       ((SOURCE) == RCC_SYSCLKSource_PLLCLK))\r
 166 /**\r
 167   * @}\r
 168   */\r
 169 \r
 170 /** @defgroup RCC_AHB_Clock_Source\r
 171   * @{\r
 172   */\r
 173 \r
 174 #define RCC_SYSCLK_Div1                  RCC_CFGR_HPRE_DIV1\r
 175 #define RCC_SYSCLK_Div2                  RCC_CFGR_HPRE_DIV2\r
 176 #define RCC_SYSCLK_Div4                  RCC_CFGR_HPRE_DIV4\r
 177 #define RCC_SYSCLK_Div8                  RCC_CFGR_HPRE_DIV8\r
 178 #define RCC_SYSCLK_Div16                 RCC_CFGR_HPRE_DIV16\r
 179 #define RCC_SYSCLK_Div64                 RCC_CFGR_HPRE_DIV64\r
 180 #define RCC_SYSCLK_Div128                RCC_CFGR_HPRE_DIV128\r
 181 #define RCC_SYSCLK_Div256                RCC_CFGR_HPRE_DIV256\r
 182 #define RCC_SYSCLK_Div512                RCC_CFGR_HPRE_DIV512\r
 183 #define IS_RCC_HCLK(HCLK) (((HCLK) == RCC_SYSCLK_Div1) || ((HCLK) == RCC_SYSCLK_Div2) || \\r
 184                            ((HCLK) == RCC_SYSCLK_Div4) || ((HCLK) == RCC_SYSCLK_Div8) || \\r
 185                            ((HCLK) == RCC_SYSCLK_Div16) || ((HCLK) == RCC_SYSCLK_Div64) || \\r
 186                            ((HCLK) == RCC_SYSCLK_Div128) || ((HCLK) == RCC_SYSCLK_Div256) || \\r
 187                            ((HCLK) == RCC_SYSCLK_Div512))\r
 188 /**\r
 189   * @}\r
 190   */ \r
 191 \r
 192 /** @defgroup RCC_APB1_APB2_Clock_Source\r
 193   * @{\r
 194   */\r
 195 \r
 196 #define RCC_HCLK_Div1                    RCC_CFGR_PPRE1_DIV1\r
 197 #define RCC_HCLK_Div2                    RCC_CFGR_PPRE1_DIV2\r
 198 #define RCC_HCLK_Div4                    RCC_CFGR_PPRE1_DIV4\r
 199 #define RCC_HCLK_Div8                    RCC_CFGR_PPRE1_DIV8\r
 200 #define RCC_HCLK_Div16                   RCC_CFGR_PPRE1_DIV16\r
 201 #define IS_RCC_PCLK(PCLK) (((PCLK) == RCC_HCLK_Div1) || ((PCLK) == RCC_HCLK_Div2) || \\r
 202                            ((PCLK) == RCC_HCLK_Div4) || ((PCLK) == RCC_HCLK_Div8) || \\r
 203                            ((PCLK) == RCC_HCLK_Div16))\r
 204 /**\r
 205   * @}\r
 206   */\r
 207   \r
 208 \r
 209 /** @defgroup RCC_Interrupt_Source \r
 210   * @{\r
 211   */\r
 212 \r
 213 #define RCC_IT_LSIRDY                    ((uint8_t)0x01)\r
 214 #define RCC_IT_LSERDY                    ((uint8_t)0x02)\r
 215 #define RCC_IT_HSIRDY                    ((uint8_t)0x04)\r
 216 #define RCC_IT_HSERDY                    ((uint8_t)0x08)\r
 217 #define RCC_IT_PLLRDY                    ((uint8_t)0x10)\r
 218 #define RCC_IT_MSIRDY                    ((uint8_t)0x20)\r
 219 #define RCC_IT_LSECSS                    ((uint8_t)0x40)\r
 220 #define RCC_IT_CSS                       ((uint8_t)0x80)\r
 221 \r
 222 #define IS_RCC_IT(IT) ((((IT) & (uint8_t)0x80) == 0x00) && ((IT) != 0x00))\r
 223 \r
 224 #define IS_RCC_GET_IT(IT) (((IT) == RCC_IT_LSIRDY) || ((IT) == RCC_IT_LSERDY) || \\r
 225                            ((IT) == RCC_IT_HSIRDY) || ((IT) == RCC_IT_HSERDY) || \\r
 226                            ((IT) == RCC_IT_PLLRDY) || ((IT) == RCC_IT_MSIRDY) || \\r
 227                            ((IT) == RCC_IT_CSS)  || ((IT) == RCC_IT_LSECSS))\r
 228 \r
 229 #define IS_RCC_CLEAR_IT(IT) ((((IT) & (uint8_t)0x00) == 0x00) && ((IT) != 0x00))\r
 230 \r
 231 /**\r
 232   * @}\r
 233   */\r
 234   \r
 235 /** @defgroup RCC_LSE_Configuration \r
 236   * @{\r
 237   */\r
 238 \r
 239 #define RCC_LSE_OFF                      ((uint8_t)0x00)\r
 240 #define RCC_LSE_ON                       ((uint8_t)0x01)\r
 241 #define RCC_LSE_Bypass                   ((uint8_t)0x05)\r
 242 #define IS_RCC_LSE(LSE) (((LSE) == RCC_LSE_OFF) || ((LSE) == RCC_LSE_ON) || \\r
 243                          ((LSE) == RCC_LSE_Bypass))\r
 244 /**\r
 245   * @}\r
 246   */\r
 247 \r
 248 /** @defgroup RCC_RTC_Clock_Source\r
 249   * @{\r
 250   */\r
 251 \r
 252 #define RCC_RTCCLKSource_LSE             RCC_CSR_RTCSEL_LSE\r
 253 #define RCC_RTCCLKSource_LSI             RCC_CSR_RTCSEL_LSI\r
 254 #define RCC_RTCCLKSource_HSE_Div2        RCC_CSR_RTCSEL_HSE\r
 255 #define RCC_RTCCLKSource_HSE_Div4        ((uint32_t)RCC_CSR_RTCSEL_HSE | RCC_CR_RTCPRE_0)\r
 256 #define RCC_RTCCLKSource_HSE_Div8        ((uint32_t)RCC_CSR_RTCSEL_HSE | RCC_CR_RTCPRE_1)\r
 257 #define RCC_RTCCLKSource_HSE_Div16       ((uint32_t)RCC_CSR_RTCSEL_HSE | RCC_CR_RTCPRE)\r
 258 #define IS_RCC_RTCCLK_SOURCE(SOURCE) (((SOURCE) == RCC_RTCCLKSource_LSE) || \\r
 259                                       ((SOURCE) == RCC_RTCCLKSource_LSI) || \\r
 260                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div2) || \\r
 261                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div4) || \\r
 262                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div8) || \\r
 263                                       ((SOURCE) == RCC_RTCCLKSource_HSE_Div16))\r
 264 /**\r
 265   * @}\r
 266   */\r
 267 \r
 268 /** @defgroup RCC_AHB_Peripherals \r
 269   * @{\r
 270   */\r
 271 \r
 272 #define RCC_AHBPeriph_GPIOA               RCC_AHBENR_GPIOAEN\r
 273 #define RCC_AHBPeriph_GPIOB               RCC_AHBENR_GPIOBEN\r
 274 #define RCC_AHBPeriph_GPIOC               RCC_AHBENR_GPIOCEN\r
 275 #define RCC_AHBPeriph_GPIOD               RCC_AHBENR_GPIODEN\r
 276 #define RCC_AHBPeriph_GPIOE               RCC_AHBENR_GPIOEEN\r
 277 #define RCC_AHBPeriph_GPIOH               RCC_AHBENR_GPIOHEN\r
 278 #define RCC_AHBPeriph_GPIOF               RCC_AHBENR_GPIOFEN\r
 279 #define RCC_AHBPeriph_GPIOG               RCC_AHBENR_GPIOGEN\r
 280 #define RCC_AHBPeriph_CRC                 RCC_AHBENR_CRCEN\r
 281 #define RCC_AHBPeriph_FLITF               RCC_AHBENR_FLITFEN\r
 282 #define RCC_AHBPeriph_SRAM                RCC_AHBLPENR_SRAMLPEN\r
 283 #define RCC_AHBPeriph_DMA1                RCC_AHBENR_DMA1EN\r
 284 #define RCC_AHBPeriph_DMA2                RCC_AHBENR_DMA2EN\r
 285 #define RCC_AHBPeriph_AES                 RCC_AHBENR_AESEN\r
 286 #define RCC_AHBPeriph_FSMC                RCC_AHBENR_FSMCEN\r
 287 \r
 288 #define IS_RCC_AHB_PERIPH(PERIPH) ((((PERIPH) & 0xB4FF6F00) == 0x00) && ((PERIPH) != 0x00))\r
 289 #define IS_RCC_AHB_LPMODE_PERIPH(PERIPH) ((((PERIPH) & 0xB4FF6F00) == 0x00) && ((PERIPH) != 0x00))\r
 290 \r
 291 /**\r
 292   * @}\r
 293   */\r
 294 \r
 295 /** @defgroup RCC_APB2_Peripherals \r
 296   * @{\r
 297   */\r
 298 \r
 299 #define RCC_APB2Periph_SYSCFG            RCC_APB2ENR_SYSCFGEN\r
 300 #define RCC_APB2Periph_TIM9              RCC_APB2ENR_TIM9EN\r
 301 #define RCC_APB2Periph_TIM10             RCC_APB2ENR_TIM10EN\r
 302 #define RCC_APB2Periph_TIM11             RCC_APB2ENR_TIM11EN\r
 303 #define RCC_APB2Periph_ADC1              RCC_APB2ENR_ADC1EN\r
 304 #define RCC_APB2Periph_SDIO              RCC_APB2ENR_SDIOEN\r
 305 #define RCC_APB2Periph_SPI1              RCC_APB2ENR_SPI1EN\r
 306 #define RCC_APB2Periph_USART1            RCC_APB2ENR_USART1EN\r
 307 \r
 308 #define IS_RCC_APB2_PERIPH(PERIPH) ((((PERIPH) & 0xFFFFA5E2) == 0x00) && ((PERIPH) != 0x00))\r
 309 /**\r
 310   * @}\r
 311   */ \r
 312 \r
 313 /** @defgroup RCC_APB1_Peripherals \r
 314   * @{\r
 315   */\r
 316 \r
 317 #define RCC_APB1Periph_TIM2              RCC_APB1ENR_TIM2EN\r
 318 #define RCC_APB1Periph_TIM3              RCC_APB1ENR_TIM3EN\r
 319 #define RCC_APB1Periph_TIM4              RCC_APB1ENR_TIM4EN\r
 320 #define RCC_APB1Periph_TIM5              RCC_APB1ENR_TIM5EN\r
 321 #define RCC_APB1Periph_TIM6              RCC_APB1ENR_TIM6EN\r
 322 #define RCC_APB1Periph_TIM7              RCC_APB1ENR_TIM7EN\r
 323 #define RCC_APB1Periph_LCD               RCC_APB1ENR_LCDEN\r
 324 #define RCC_APB1Periph_WWDG              RCC_APB1ENR_WWDGEN\r
 325 #define RCC_APB1Periph_SPI2              RCC_APB1ENR_SPI2EN\r
 326 #define RCC_APB1Periph_SPI3              RCC_APB1ENR_SPI3EN\r
 327 #define RCC_APB1Periph_USART2            RCC_APB1ENR_USART2EN\r
 328 #define RCC_APB1Periph_USART3            RCC_APB1ENR_USART3EN\r
 329 #define RCC_APB1Periph_UART4             RCC_APB1ENR_UART4EN\r
 330 #define RCC_APB1Periph_UART5             RCC_APB1ENR_UART5EN\r
 331 #define RCC_APB1Periph_I2C1              RCC_APB1ENR_I2C1EN\r
 332 #define RCC_APB1Periph_I2C2              RCC_APB1ENR_I2C2EN\r
 333 #define RCC_APB1Periph_USB               RCC_APB1ENR_USBEN\r
 334 #define RCC_APB1Periph_PWR               RCC_APB1ENR_PWREN\r
 335 #define RCC_APB1Periph_DAC               RCC_APB1ENR_DACEN\r
 336 #define RCC_APB1Periph_COMP              RCC_APB1ENR_COMPEN\r
 337 \r
 338 \r
 339 #define IS_RCC_APB1_PERIPH(PERIPH) ((((PERIPH) & 0x4F0135C0) == 0x00) && ((PERIPH) != 0x00))\r
 340 /**\r
 341   * @}\r
 342   */\r
 343 \r
 344 /** @defgroup RCC_MCO_Clock_Source\r
 345   * @{\r
 346   */\r
 347 \r
 348 #define RCC_MCOSource_NoClock            ((uint8_t)0x00)\r
 349 #define RCC_MCOSource_SYSCLK             ((uint8_t)0x01)\r
 350 #define RCC_MCOSource_HSI                ((uint8_t)0x02)\r
 351 #define RCC_MCOSource_MSI                ((uint8_t)0x03)\r
 352 #define RCC_MCOSource_HSE                ((uint8_t)0x04)\r
 353 #define RCC_MCOSource_PLLCLK             ((uint8_t)0x05)\r
 354 #define RCC_MCOSource_LSI                ((uint8_t)0x06)\r
 355 #define RCC_MCOSource_LSE                ((uint8_t)0x07)\r
 356 \r
 357 #define IS_RCC_MCO_SOURCE(SOURCE) (((SOURCE) == RCC_MCOSource_NoClock) || ((SOURCE) == RCC_MCOSource_SYSCLK) || \\r
 358                                    ((SOURCE) == RCC_MCOSource_HSI)  || ((SOURCE) == RCC_MCOSource_MSI) || \\r
 359                                    ((SOURCE) == RCC_MCOSource_HSE)  || ((SOURCE) == RCC_MCOSource_PLLCLK) || \\r
 360                                    ((SOURCE) == RCC_MCOSource_LSI) || ((SOURCE) == RCC_MCOSource_LSE))\r
 361 /**\r
 362   * @}\r
 363   */\r
 364 \r
 365 /** @defgroup RCC_MCO_Output_Divider \r
 366   * @{\r
 367   */\r
 368 \r
 369 #define RCC_MCODiv_1                     ((uint8_t)0x00)\r
 370 #define RCC_MCODiv_2                     ((uint8_t)0x10)\r
 371 #define RCC_MCODiv_4                     ((uint8_t)0x20)\r
 372 #define RCC_MCODiv_8                     ((uint8_t)0x30)\r
 373 #define RCC_MCODiv_16                    ((uint8_t)0x40)\r
 374 \r
 375 #define IS_RCC_MCO_DIV(DIV) (((DIV) == RCC_MCODiv_1) || ((DIV) == RCC_MCODiv_2) || \\r
 376                              ((DIV) == RCC_MCODiv_4)  || ((DIV) == RCC_MCODiv_8) || \\r
 377                              ((DIV) == RCC_MCODiv_16))\r
 378 /**\r
 379   * @}\r
 380   */  \r
 381 \r
 382 /** @defgroup RCC_Flag \r
 383   * @{\r
 384   */\r
 385 \r
 386 #define RCC_FLAG_HSIRDY                  ((uint8_t)0x21)\r
 387 #define RCC_FLAG_MSIRDY                  ((uint8_t)0x29)\r
 388 #define RCC_FLAG_HSERDY                  ((uint8_t)0x31)\r
 389 #define RCC_FLAG_PLLRDY                  ((uint8_t)0x39)\r
 390 #define RCC_FLAG_LSERDY                  ((uint8_t)0x49)\r
 391 #define RCC_FLAG_LSECSS                  ((uint8_t)0x4A)\r
 392 #define RCC_FLAG_LSIRDY                  ((uint8_t)0x41)\r
 393 #define RCC_FLAG_OBLRST                  ((uint8_t)0x59)\r
 394 #define RCC_FLAG_PINRST                  ((uint8_t)0x5A)\r
 395 #define RCC_FLAG_PORRST                  ((uint8_t)0x5B)\r
 396 #define RCC_FLAG_SFTRST                  ((uint8_t)0x5C)\r
 397 #define RCC_FLAG_IWDGRST                 ((uint8_t)0x5D)\r
 398 #define RCC_FLAG_WWDGRST                 ((uint8_t)0x5E)\r
 399 #define RCC_FLAG_LPWRRST                 ((uint8_t)0x5F)\r
 400 \r
 401 #define IS_RCC_FLAG(FLAG) (((FLAG) == RCC_FLAG_HSIRDY) || ((FLAG) == RCC_FLAG_HSERDY) || \\r
 402                            ((FLAG) == RCC_FLAG_MSIRDY) || ((FLAG) == RCC_FLAG_PLLRDY) || \\r
 403                            ((FLAG) == RCC_FLAG_LSERDY) || ((FLAG) == RCC_FLAG_LSIRDY) || \\r
 404                            ((FLAG) == RCC_FLAG_PINRST) || ((FLAG) == RCC_FLAG_PORRST) || \\r
 405                            ((FLAG) == RCC_FLAG_SFTRST) || ((FLAG) == RCC_FLAG_IWDGRST)|| \\r
 406                            ((FLAG) == RCC_FLAG_WWDGRST)|| ((FLAG) == RCC_FLAG_LPWRRST)|| \\r
 407                            ((FLAG) == RCC_FLAG_WWDGRST)|| ((FLAG) == RCC_FLAG_LSECSS))\r
 408 \r
 409 #define IS_RCC_HSI_CALIBRATION_VALUE(VALUE) ((VALUE) <= 0x1F)\r
 410 #define IS_RCC_MSI_CALIBRATION_VALUE(VALUE) ((VALUE) <= 0x3F)\r
 411 \r
 412 /**\r
 413   * @}\r
 414   */\r
 415 \r
 416 /**\r
 417   * @}\r
 418   */\r
 419 \r
 420 /* Exported macro ------------------------------------------------------------*/\r
 421 /* Exported functions ------------------------------------------------------- */\r
 422 \r
 423 /* Function used to set the RCC clock configuration to the default reset state */\r
 424 void RCC_DeInit(void);\r
 425 \r
 426 /* Internal/external clocks, PLL, CSS and MCO configuration functions *********/\r
 427 void RCC_HSEConfig(uint8_t RCC_HSE);\r
 428 ErrorStatus RCC_WaitForHSEStartUp(void);\r
 429 void RCC_MSIRangeConfig(uint32_t RCC_MSIRange);\r
 430 void RCC_AdjustMSICalibrationValue(uint8_t MSICalibrationValue);\r
 431 void RCC_MSICmd(FunctionalState NewState);\r
 432 void RCC_AdjustHSICalibrationValue(uint8_t HSICalibrationValue);\r
 433 void RCC_HSICmd(FunctionalState NewState);\r
 434 void RCC_LSEConfig(uint8_t RCC_LSE);\r
 435 void RCC_LSICmd(FunctionalState NewState);\r
 436 void RCC_PLLConfig(uint8_t RCC_PLLSource, uint8_t RCC_PLLMul, uint8_t RCC_PLLDiv);\r
 437 void RCC_PLLCmd(FunctionalState NewState);\r
 438 void RCC_ClockSecuritySystemCmd(FunctionalState NewState);\r
 439 void RCC_LSEClockSecuritySystemCmd(FunctionalState NewState);\r
 440 void RCC_MCOConfig(uint8_t RCC_MCOSource, uint8_t RCC_MCODiv);\r
 441 \r
 442 /* System, AHB and APB busses clocks configuration functions ******************/\r
 443 void RCC_SYSCLKConfig(uint32_t RCC_SYSCLKSource);\r
 444 uint8_t RCC_GetSYSCLKSource(void);\r
 445 void RCC_HCLKConfig(uint32_t RCC_SYSCLK);\r
 446 void RCC_PCLK1Config(uint32_t RCC_HCLK);\r
 447 void RCC_PCLK2Config(uint32_t RCC_HCLK);\r
 448 void RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks);\r
 449 \r
 450 /* Peripheral clocks configuration functions **********************************/\r
 451 void RCC_RTCCLKConfig(uint32_t RCC_RTCCLKSource);\r
 452 void RCC_RTCCLKCmd(FunctionalState NewState);\r
 453 void RCC_RTCResetCmd(FunctionalState NewState);\r
 454 \r
 455 void RCC_AHBPeriphClockCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 456 void RCC_APB2PeriphClockCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 457 void RCC_APB1PeriphClockCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 458 \r
 459 void RCC_AHBPeriphResetCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 460 void RCC_APB2PeriphResetCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 461 void RCC_APB1PeriphResetCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 462 \r
 463 void RCC_AHBPeriphClockLPModeCmd(uint32_t RCC_AHBPeriph, FunctionalState NewState);\r
 464 void RCC_APB2PeriphClockLPModeCmd(uint32_t RCC_APB2Periph, FunctionalState NewState);\r
 465 void RCC_APB1PeriphClockLPModeCmd(uint32_t RCC_APB1Periph, FunctionalState NewState);\r
 466 \r
 467 /* Interrupts and flags management functions **********************************/\r
 468 void RCC_ITConfig(uint8_t RCC_IT, FunctionalState NewState);\r
 469 FlagStatus RCC_GetFlagStatus(uint8_t RCC_FLAG);\r
 470 void RCC_ClearFlag(void);\r
 471 ITStatus RCC_GetITStatus(uint8_t RCC_IT);\r
 472 void RCC_ClearITPendingBit(uint8_t RCC_IT);\r
 473 \r
 474 #ifdef __cplusplus\r
 475 }\r
 476 #endif\r
 477 \r
 478 #endif /* __STM32L1xx_RCC_H */\r
 479 \r
 480 /**\r
 481   * @}\r
 482   */\r
 483 \r
 484 /**\r
 485   * @}\r
 486   */ \r
 487 \r
 488 /************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/\r