git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/ColdFire_MCF52259_CodeWarrior/Freescale_Headers/MCF52259_TMR.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2008/02/26 Revision: 0.1\r
   6  *\r
   7  * (c) Copyright UNIS, spol. s r.o. 1997-2008\r
   8  * UNIS, spol. s r.o.\r
   9  * Jundrovska 33\r
  10  * 624 00 Brno\r
  11  * Czech Republic\r
  12  * http      : www.processorexpert.com\r
  13  * mail      : info@processorexpert.com\r
  14  */\r
  15 \r
  16 #ifndef __MCF52259_TMR_H__\r
  17 #define __MCF52259_TMR_H__\r
  18 \r
  19 \r
  20 /*********************************************************************\r
  21 *\r
  22 * Timer Module (TMR)\r
  23 *\r
  24 *********************************************************************/\r
  25 \r
  26 /* Register read/write macros */\r
  27 #define MCF_TMR0_TMR                         (*(vuint16*)(0x40000400))\r
  28 #define MCF_TMR0_TRR                         (*(vuint16*)(0x40000404))\r
  29 #define MCF_TMR0_TCR                         (*(vuint16*)(0x40000408))\r
  30 #define MCF_TMR0_TCN                         (*(vuint16*)(0x4000040C))\r
  31 #define MCF_TMR0_TER                         (*(vuint8 *)(0x40000411))\r
  32 \r
  33 #define MCF_TMR1_TMR                         (*(vuint16*)(0x40000440))\r
  34 #define MCF_TMR1_TRR                         (*(vuint16*)(0x40000444))\r
  35 #define MCF_TMR1_TCR                         (*(vuint16*)(0x40000448))\r
  36 #define MCF_TMR1_TCN                         (*(vuint16*)(0x4000044C))\r
  37 #define MCF_TMR1_TER                         (*(vuint8 *)(0x40000451))\r
  38 \r
  39 #define MCF_TMR2_TMR                         (*(vuint16*)(0x40000480))\r
  40 #define MCF_TMR2_TRR                         (*(vuint16*)(0x40000484))\r
  41 #define MCF_TMR2_TCR                         (*(vuint16*)(0x40000488))\r
  42 #define MCF_TMR2_TCN                         (*(vuint16*)(0x4000048C))\r
  43 #define MCF_TMR2_TER                         (*(vuint8 *)(0x40000491))\r
  44 \r
  45 #define MCF_TMR3_TMR                         (*(vuint16*)(0x400004C0))\r
  46 #define MCF_TMR3_TRR                         (*(vuint16*)(0x400004C4))\r
  47 #define MCF_TMR3_TCR                         (*(vuint16*)(0x400004C8))\r
  48 #define MCF_TMR3_TCN                         (*(vuint16*)(0x400004CC))\r
  49 #define MCF_TMR3_TER                         (*(vuint8 *)(0x400004D1))\r
  50 \r
  51 #define MCF_TMR_TMR(x)                       (*(vuint16*)(0x40000400 + ((x)*0x40)))\r
  52 #define MCF_TMR_TRR(x)                       (*(vuint16*)(0x40000404 + ((x)*0x40)))\r
  53 #define MCF_TMR_TCR(x)                       (*(vuint16*)(0x40000408 + ((x)*0x40)))\r
  54 #define MCF_TMR_TCN(x)                       (*(vuint16*)(0x4000040C + ((x)*0x40)))\r
  55 #define MCF_TMR_TER(x)                       (*(vuint8 *)(0x40000411 + ((x)*0x40)))\r
  56 \r
  57 \r
  58 /* Bit definitions and macros for MCF_TMR_TMR */\r
  59 #define MCF_TMR_TMR_RST                      (0x1)\r
  60 #define MCF_TMR_TMR_CLK(x)                   (((x)&0x3)<<0x1)\r
  61 #define MCF_TMR_TMR_CLK_STOP                 (0)\r
  62 #define MCF_TMR_TMR_CLK_SYSCLK               (0x2)\r
  63 #define MCF_TMR_TMR_CLK_DIV16                (0x4)\r
  64 #define MCF_TMR_TMR_CLK_TIN                  (0x6)\r
  65 #define MCF_TMR_TMR_FRR                      (0x8)\r
  66 #define MCF_TMR_TMR_ORI                      (0x10)\r
  67 #define MCF_TMR_TMR_OM                       (0x20)\r
  68 #define MCF_TMR_TMR_CE(x)                    (((x)&0x3)<<0x6)\r
  69 #define MCF_TMR_TMR_CE_NONE                  (0)\r
  70 #define MCF_TMR_TMR_CE_RISE                  (0x40)\r
  71 #define MCF_TMR_TMR_CE_FALL                  (0x80)\r
  72 #define MCF_TMR_TMR_CE_ANY                   (0xC0)\r
  73 #define MCF_TMR_TMR_PS(x)                    (((x)&0xFF)<<0x8)\r
  74 \r
  75 /* Bit definitions and macros for MCF_TMR_TRR */\r
  76 #define MCF_TMR_TRR_REF(x)                   (((x)&0xFFFF)<<0)\r
  77 \r
  78 /* Bit definitions and macros for MCF_TMR_TCR */\r
  79 #define MCF_TMR_TCR_CAP(x)                   (((x)&0xFFFF)<<0)\r
  80 \r
  81 /* Bit definitions and macros for MCF_TMR_TCN */\r
  82 #define MCF_TMR_TCN_COUNT(x)                 (((x)&0xFFFF)<<0)\r
  83 \r
  84 /* Bit definitions and macros for MCF_TMR_TER */\r
  85 #define MCF_TMR_TER_CAP                      (0x1)\r
  86 #define MCF_TMR_TER_REF                      (0x2)\r
  87 \r
  88 \r
  89 #endif /* __MCF52259_TMR_H__ */\r