1 /* Coldfire C Header File
\r
2 * Copyright Freescale Semiconductor Inc
\r
3 * All rights reserved.
\r
5 * 2007/03/19 Revision: 0.9
\r
8 #ifndef __MCF5282_GPIO_H__
\r
9 #define __MCF5282_GPIO_H__
\r
12 /*********************************************************************
\r
14 * General Purpose I/O (GPIO)
\r
16 *********************************************************************/
\r
18 /* Register read/write macros */
\r
19 #define MCF_GPIO_PORTA (*(vuint8 *)(&__IPSBAR[0x100000]))
\r
20 #define MCF_GPIO_DDRA (*(vuint8 *)(&__IPSBAR[0x100014]))
\r
21 #define MCF_GPIO_SETA (*(vuint8 *)(&__IPSBAR[0x100028]))
\r
22 #define MCF_GPIO_CLRA (*(vuint8 *)(&__IPSBAR[0x10003C]))
\r
24 #define MCF_GPIO_PORTB (*(vuint8 *)(&__IPSBAR[0x100001]))
\r
25 #define MCF_GPIO_DDRB (*(vuint8 *)(&__IPSBAR[0x100015]))
\r
26 #define MCF_GPIO_SETB (*(vuint8 *)(&__IPSBAR[0x100029]))
\r
27 #define MCF_GPIO_CLRB (*(vuint8 *)(&__IPSBAR[0x10003D]))
\r
29 #define MCF_GPIO_PORTC (*(vuint8 *)(&__IPSBAR[0x100002]))
\r
30 #define MCF_GPIO_DDRC (*(vuint8 *)(&__IPSBAR[0x100016]))
\r
31 #define MCF_GPIO_SETC (*(vuint8 *)(&__IPSBAR[0x10002A]))
\r
32 #define MCF_GPIO_CLRC (*(vuint8 *)(&__IPSBAR[0x10003E]))
\r
34 #define MCF_GPIO_PORTD (*(vuint8 *)(&__IPSBAR[0x100003]))
\r
35 #define MCF_GPIO_DDRD (*(vuint8 *)(&__IPSBAR[0x100017]))
\r
36 #define MCF_GPIO_SETD (*(vuint8 *)(&__IPSBAR[0x10002B]))
\r
37 #define MCF_GPIO_CLRD (*(vuint8 *)(&__IPSBAR[0x10003F]))
\r
39 #define MCF_GPIO_PORTE (*(vuint8 *)(&__IPSBAR[0x100004]))
\r
40 #define MCF_GPIO_DDRE (*(vuint8 *)(&__IPSBAR[0x100018]))
\r
41 #define MCF_GPIO_SETE (*(vuint8 *)(&__IPSBAR[0x10002C]))
\r
42 #define MCF_GPIO_CLRE (*(vuint8 *)(&__IPSBAR[0x100040]))
\r
44 #define MCF_GPIO_PORTF (*(vuint8 *)(&__IPSBAR[0x100005]))
\r
45 #define MCF_GPIO_DDRF (*(vuint8 *)(&__IPSBAR[0x100019]))
\r
46 #define MCF_GPIO_SETF (*(vuint8 *)(&__IPSBAR[0x10002D]))
\r
47 #define MCF_GPIO_CLRF (*(vuint8 *)(&__IPSBAR[0x100041]))
\r
49 #define MCF_GPIO_PORTG (*(vuint8 *)(&__IPSBAR[0x100006]))
\r
50 #define MCF_GPIO_DDRG (*(vuint8 *)(&__IPSBAR[0x10001A]))
\r
51 #define MCF_GPIO_SETG (*(vuint8 *)(&__IPSBAR[0x10002E]))
\r
52 #define MCF_GPIO_CLRG (*(vuint8 *)(&__IPSBAR[0x100042]))
\r
54 #define MCF_GPIO_PORTH (*(vuint8 *)(&__IPSBAR[0x100007]))
\r
55 #define MCF_GPIO_DDRH (*(vuint8 *)(&__IPSBAR[0x10001B]))
\r
56 #define MCF_GPIO_SETH (*(vuint8 *)(&__IPSBAR[0x10002F]))
\r
57 #define MCF_GPIO_CLRH (*(vuint8 *)(&__IPSBAR[0x100043]))
\r
59 #define MCF_GPIO_PORTJ (*(vuint8 *)(&__IPSBAR[0x100008]))
\r
60 #define MCF_GPIO_DDRJ (*(vuint8 *)(&__IPSBAR[0x10001C]))
\r
61 #define MCF_GPIO_SETJ (*(vuint8 *)(&__IPSBAR[0x100030]))
\r
62 #define MCF_GPIO_CLRJ (*(vuint8 *)(&__IPSBAR[0x100044]))
\r
64 #define MCF_GPIO_PORTDD (*(vuint8 *)(&__IPSBAR[0x100009]))
\r
65 #define MCF_GPIO_DDRDD (*(vuint8 *)(&__IPSBAR[0x10001D]))
\r
66 #define MCF_GPIO_SETDD (*(vuint8 *)(&__IPSBAR[0x100031]))
\r
67 #define MCF_GPIO_CLRDD (*(vuint8 *)(&__IPSBAR[0x100045]))
\r
69 #define MCF_GPIO_PORTEH (*(vuint8 *)(&__IPSBAR[0x10000A]))
\r
70 #define MCF_GPIO_DDREH (*(vuint8 *)(&__IPSBAR[0x10001E]))
\r
71 #define MCF_GPIO_SETEH (*(vuint8 *)(&__IPSBAR[0x100032]))
\r
72 #define MCF_GPIO_CLREH (*(vuint8 *)(&__IPSBAR[0x100046]))
\r
74 #define MCF_GPIO_PORTEL (*(vuint8 *)(&__IPSBAR[0x10000B]))
\r
75 #define MCF_GPIO_DDREL (*(vuint8 *)(&__IPSBAR[0x10001F]))
\r
76 #define MCF_GPIO_SETEL (*(vuint8 *)(&__IPSBAR[0x100033]))
\r
77 #define MCF_GPIO_CLREL (*(vuint8 *)(&__IPSBAR[0x100047]))
\r
79 #define MCF_GPIO_PORTAS (*(vuint8 *)(&__IPSBAR[0x10000C]))
\r
80 #define MCF_GPIO_DDRAS (*(vuint8 *)(&__IPSBAR[0x100020]))
\r
81 #define MCF_GPIO_SETAS (*(vuint8 *)(&__IPSBAR[0x100034]))
\r
82 #define MCF_GPIO_CLRAS (*(vuint8 *)(&__IPSBAR[0x100048]))
\r
84 #define MCF_GPIO_PORTQS (*(vuint8 *)(&__IPSBAR[0x10000D]))
\r
85 #define MCF_GPIO_DDRQS (*(vuint8 *)(&__IPSBAR[0x100021]))
\r
86 #define MCF_GPIO_SETQS (*(vuint8 *)(&__IPSBAR[0x100035]))
\r
87 #define MCF_GPIO_CLRQS (*(vuint8 *)(&__IPSBAR[0x100049]))
\r
89 #define MCF_GPIO_PORTSD (*(vuint8 *)(&__IPSBAR[0x10000E]))
\r
90 #define MCF_GPIO_DDRSD (*(vuint8 *)(&__IPSBAR[0x100022]))
\r
91 #define MCF_GPIO_SETSD (*(vuint8 *)(&__IPSBAR[0x100036]))
\r
92 #define MCF_GPIO_CLRSD (*(vuint8 *)(&__IPSBAR[0x10004A]))
\r
94 #define MCF_GPIO_PORTTC (*(vuint8 *)(&__IPSBAR[0x10000F]))
\r
95 #define MCF_GPIO_DDRTC (*(vuint8 *)(&__IPSBAR[0x100023]))
\r
96 #define MCF_GPIO_SETTC (*(vuint8 *)(&__IPSBAR[0x100037]))
\r
97 #define MCF_GPIO_CLRTC (*(vuint8 *)(&__IPSBAR[0x10004B]))
\r
99 #define MCF_GPIO_PORTTD (*(vuint8 *)(&__IPSBAR[0x100010]))
\r
100 #define MCF_GPIO_DDRTD (*(vuint8 *)(&__IPSBAR[0x100024]))
\r
101 #define MCF_GPIO_SETTD (*(vuint8 *)(&__IPSBAR[0x100038]))
\r
102 #define MCF_GPIO_CLRTD (*(vuint8 *)(&__IPSBAR[0x10004C]))
\r
104 #define MCF_GPIO_PORTUA (*(vuint8 *)(&__IPSBAR[0x100011]))
\r
105 #define MCF_GPIO_DDRUA (*(vuint8 *)(&__IPSBAR[0x100025]))
\r
106 #define MCF_GPIO_SETUA (*(vuint8 *)(&__IPSBAR[0x100039]))
\r
107 #define MCF_GPIO_CLRUA (*(vuint8 *)(&__IPSBAR[0x10004D]))
\r
111 /* Bit definitions and macros for MCF_GPIO_PORTA */
\r
112 #define MCF_GPIO_PORTA_PORTA0 (0x1)
\r
113 #define MCF_GPIO_PORTA_PORTA1 (0x2)
\r
114 #define MCF_GPIO_PORTA_PORTA2 (0x4)
\r
115 #define MCF_GPIO_PORTA_PORTA3 (0x8)
\r
116 #define MCF_GPIO_PORTA_PORTA4 (0x10)
\r
117 #define MCF_GPIO_PORTA_PORTA5 (0x20)
\r
118 #define MCF_GPIO_PORTA_PORTA6 (0x40)
\r
119 #define MCF_GPIO_PORTA_PORTA7 (0x80)
\r
121 /* Bit definitions and macros for MCF_GPIO_DDRA */
\r
122 #define MCF_GPIO_DDRA_DDRA0 (0x1)
\r
123 #define MCF_GPIO_DDRA_DDRA1 (0x2)
\r
124 #define MCF_GPIO_DDRA_DDRA2 (0x4)
\r
125 #define MCF_GPIO_DDRA_DDRA3 (0x8)
\r
126 #define MCF_GPIO_DDRA_DDRA4 (0x10)
\r
127 #define MCF_GPIO_DDRA_DDRA5 (0x20)
\r
128 #define MCF_GPIO_DDRA_DDRA6 (0x40)
\r
129 #define MCF_GPIO_DDRA_DDRA7 (0x80)
\r
131 /* Bit definitions and macros for MCF_GPIO_SETA */
\r
132 #define MCF_GPIO_SETA_SETA0 (0x1)
\r
133 #define MCF_GPIO_SETA_SETA1 (0x2)
\r
134 #define MCF_GPIO_SETA_SETA2 (0x4)
\r
135 #define MCF_GPIO_SETA_SETA3 (0x8)
\r
136 #define MCF_GPIO_SETA_SETA4 (0x10)
\r
137 #define MCF_GPIO_SETA_SETA5 (0x20)
\r
138 #define MCF_GPIO_SETA_SETA6 (0x40)
\r
139 #define MCF_GPIO_SETA_SETA7 (0x80)
\r
141 /* Bit definitions and macros for MCF_GPIO_CLRA */
\r
142 #define MCF_GPIO_CLRA_CLRA0 (0x1)
\r
143 #define MCF_GPIO_CLRA_CLRA1 (0x2)
\r
144 #define MCF_GPIO_CLRA_CLRA2 (0x4)
\r
145 #define MCF_GPIO_CLRA_CLRA3 (0x8)
\r
146 #define MCF_GPIO_CLRA_CLRA4 (0x10)
\r
147 #define MCF_GPIO_CLRA_CLRA5 (0x20)
\r
148 #define MCF_GPIO_CLRA_CLRA6 (0x40)
\r
149 #define MCF_GPIO_CLRA_CLRA7 (0x80)
\r
151 /* Bit definitions and macros for MCF_GPIO_PORTB */
\r
152 #define MCF_GPIO_PORTB_PORTB0 (0x1)
\r
153 #define MCF_GPIO_PORTB_PORTB1 (0x2)
\r
154 #define MCF_GPIO_PORTB_PORTB2 (0x4)
\r
155 #define MCF_GPIO_PORTB_PORTB3 (0x8)
\r
156 #define MCF_GPIO_PORTB_PORTB4 (0x10)
\r
157 #define MCF_GPIO_PORTB_PORTB5 (0x20)
\r
158 #define MCF_GPIO_PORTB_PORTB6 (0x40)
\r
159 #define MCF_GPIO_PORTB_PORTB7 (0x80)
\r
161 /* Bit definitions and macros for MCF_GPIO_DDRB */
\r
162 #define MCF_GPIO_DDRB_DDRB0 (0x1)
\r
163 #define MCF_GPIO_DDRB_DDRB1 (0x2)
\r
164 #define MCF_GPIO_DDRB_DDRB2 (0x4)
\r
165 #define MCF_GPIO_DDRB_DDRB3 (0x8)
\r
166 #define MCF_GPIO_DDRB_DDRB4 (0x10)
\r
167 #define MCF_GPIO_DDRB_DDRB5 (0x20)
\r
168 #define MCF_GPIO_DDRB_DDRB6 (0x40)
\r
169 #define MCF_GPIO_DDRB_DDRB7 (0x80)
\r
171 /* Bit definitions and macros for MCF_GPIO_SETB */
\r
172 #define MCF_GPIO_SETB_SETB0 (0x1)
\r
173 #define MCF_GPIO_SETB_SETB1 (0x2)
\r
174 #define MCF_GPIO_SETB_SETB2 (0x4)
\r
175 #define MCF_GPIO_SETB_SETB3 (0x8)
\r
176 #define MCF_GPIO_SETB_SETB4 (0x10)
\r
177 #define MCF_GPIO_SETB_SETB5 (0x20)
\r
178 #define MCF_GPIO_SETB_SETB6 (0x40)
\r
179 #define MCF_GPIO_SETB_SETB7 (0x80)
\r
181 /* Bit definitions and macros for MCF_GPIO_CLRB */
\r
182 #define MCF_GPIO_CLRB_CLRB0 (0x1)
\r
183 #define MCF_GPIO_CLRB_CLRB1 (0x2)
\r
184 #define MCF_GPIO_CLRB_CLRB2 (0x4)
\r
185 #define MCF_GPIO_CLRB_CLRB3 (0x8)
\r
186 #define MCF_GPIO_CLRB_CLRB4 (0x10)
\r
187 #define MCF_GPIO_CLRB_CLRB5 (0x20)
\r
188 #define MCF_GPIO_CLRB_CLRB6 (0x40)
\r
189 #define MCF_GPIO_CLRB_CLRB7 (0x80)
\r
191 /* Bit definitions and macros for MCF_GPIO_PORTC */
\r
192 #define MCF_GPIO_PORTC_PORTC0 (0x1)
\r
193 #define MCF_GPIO_PORTC_PORTC1 (0x2)
\r
194 #define MCF_GPIO_PORTC_PORTC2 (0x4)
\r
195 #define MCF_GPIO_PORTC_PORTC3 (0x8)
\r
196 #define MCF_GPIO_PORTC_PORTC4 (0x10)
\r
197 #define MCF_GPIO_PORTC_PORTC5 (0x20)
\r
198 #define MCF_GPIO_PORTC_PORTC6 (0x40)
\r
199 #define MCF_GPIO_PORTC_PORTC7 (0x80)
\r
201 /* Bit definitions and macros for MCF_GPIO_DDRC */
\r
202 #define MCF_GPIO_DDRC_DDRC0 (0x1)
\r
203 #define MCF_GPIO_DDRC_DDRC1 (0x2)
\r
204 #define MCF_GPIO_DDRC_DDRC2 (0x4)
\r
205 #define MCF_GPIO_DDRC_DDRC3 (0x8)
\r
206 #define MCF_GPIO_DDRC_DDRC4 (0x10)
\r
207 #define MCF_GPIO_DDRC_DDRC5 (0x20)
\r
208 #define MCF_GPIO_DDRC_DDRC6 (0x40)
\r
209 #define MCF_GPIO_DDRC_DDRC7 (0x80)
\r
211 /* Bit definitions and macros for MCF_GPIO_SETC */
\r
212 #define MCF_GPIO_SETC_SETC0 (0x1)
\r
213 #define MCF_GPIO_SETC_SETC1 (0x2)
\r
214 #define MCF_GPIO_SETC_SETC2 (0x4)
\r
215 #define MCF_GPIO_SETC_SETC3 (0x8)
\r
216 #define MCF_GPIO_SETC_SETC4 (0x10)
\r
217 #define MCF_GPIO_SETC_SETC5 (0x20)
\r
218 #define MCF_GPIO_SETC_SETC6 (0x40)
\r
219 #define MCF_GPIO_SETC_SETC7 (0x80)
\r
221 /* Bit definitions and macros for MCF_GPIO_CLRC */
\r
222 #define MCF_GPIO_CLRC_CLRC0 (0x1)
\r
223 #define MCF_GPIO_CLRC_CLRC1 (0x2)
\r
224 #define MCF_GPIO_CLRC_CLRC2 (0x4)
\r
225 #define MCF_GPIO_CLRC_CLRC3 (0x8)
\r
226 #define MCF_GPIO_CLRC_CLRC4 (0x10)
\r
227 #define MCF_GPIO_CLRC_CLRC5 (0x20)
\r
228 #define MCF_GPIO_CLRC_CLRC6 (0x40)
\r
229 #define MCF_GPIO_CLRC_CLRC7 (0x80)
\r
231 /* Bit definitions and macros for MCF_GPIO_PORTD */
\r
232 #define MCF_GPIO_PORTD_PORTD0 (0x1)
\r
233 #define MCF_GPIO_PORTD_PORTD1 (0x2)
\r
234 #define MCF_GPIO_PORTD_PORTD2 (0x4)
\r
235 #define MCF_GPIO_PORTD_PORTD3 (0x8)
\r
236 #define MCF_GPIO_PORTD_PORTD4 (0x10)
\r
237 #define MCF_GPIO_PORTD_PORTD5 (0x20)
\r
238 #define MCF_GPIO_PORTD_PORTD6 (0x40)
\r
239 #define MCF_GPIO_PORTD_PORTD7 (0x80)
\r
241 /* Bit definitions and macros for MCF_GPIO_DDRD */
\r
242 #define MCF_GPIO_DDRD_DDRD0 (0x1)
\r
243 #define MCF_GPIO_DDRD_DDRD1 (0x2)
\r
244 #define MCF_GPIO_DDRD_DDRD2 (0x4)
\r
245 #define MCF_GPIO_DDRD_DDRD3 (0x8)
\r
246 #define MCF_GPIO_DDRD_DDRD4 (0x10)
\r
247 #define MCF_GPIO_DDRD_DDRD5 (0x20)
\r
248 #define MCF_GPIO_DDRD_DDRD6 (0x40)
\r
249 #define MCF_GPIO_DDRD_DDRD7 (0x80)
\r
251 /* Bit definitions and macros for MCF_GPIO_SETD */
\r
252 #define MCF_GPIO_SETD_SETD0 (0x1)
\r
253 #define MCF_GPIO_SETD_SETD1 (0x2)
\r
254 #define MCF_GPIO_SETD_SETD2 (0x4)
\r
255 #define MCF_GPIO_SETD_SETD3 (0x8)
\r
256 #define MCF_GPIO_SETD_SETD4 (0x10)
\r
257 #define MCF_GPIO_SETD_SETD5 (0x20)
\r
258 #define MCF_GPIO_SETD_SETD6 (0x40)
\r
259 #define MCF_GPIO_SETD_SETD7 (0x80)
\r
261 /* Bit definitions and macros for MCF_GPIO_CLRD */
\r
262 #define MCF_GPIO_CLRD_CLRD0 (0x1)
\r
263 #define MCF_GPIO_CLRD_CLRD1 (0x2)
\r
264 #define MCF_GPIO_CLRD_CLRD2 (0x4)
\r
265 #define MCF_GPIO_CLRD_CLRD3 (0x8)
\r
266 #define MCF_GPIO_CLRD_CLRD4 (0x10)
\r
267 #define MCF_GPIO_CLRD_CLRD5 (0x20)
\r
268 #define MCF_GPIO_CLRD_CLRD6 (0x40)
\r
269 #define MCF_GPIO_CLRD_CLRD7 (0x80)
\r
271 /* Bit definitions and macros for MCF_GPIO_PORTE */
\r
272 #define MCF_GPIO_PORTE_PORTE0 (0x1)
\r
273 #define MCF_GPIO_PORTE_PORTE1 (0x2)
\r
274 #define MCF_GPIO_PORTE_PORTE2 (0x4)
\r
275 #define MCF_GPIO_PORTE_PORTE3 (0x8)
\r
276 #define MCF_GPIO_PORTE_PORTE4 (0x10)
\r
277 #define MCF_GPIO_PORTE_PORTE5 (0x20)
\r
278 #define MCF_GPIO_PORTE_PORTE6 (0x40)
\r
279 #define MCF_GPIO_PORTE_PORTE7 (0x80)
\r
281 /* Bit definitions and macros for MCF_GPIO_DDRE */
\r
282 #define MCF_GPIO_DDRE_DDRE0 (0x1)
\r
283 #define MCF_GPIO_DDRE_DDRE1 (0x2)
\r
284 #define MCF_GPIO_DDRE_DDRE2 (0x4)
\r
285 #define MCF_GPIO_DDRE_DDRE3 (0x8)
\r
286 #define MCF_GPIO_DDRE_DDRE4 (0x10)
\r
287 #define MCF_GPIO_DDRE_DDRE5 (0x20)
\r
288 #define MCF_GPIO_DDRE_DDRE6 (0x40)
\r
289 #define MCF_GPIO_DDRE_DDRE7 (0x80)
\r
291 /* Bit definitions and macros for MCF_GPIO_SETE */
\r
292 #define MCF_GPIO_SETE_SETE0 (0x1)
\r
293 #define MCF_GPIO_SETE_SETE1 (0x2)
\r
294 #define MCF_GPIO_SETE_SETE2 (0x4)
\r
295 #define MCF_GPIO_SETE_SETE3 (0x8)
\r
296 #define MCF_GPIO_SETE_SETE4 (0x10)
\r
297 #define MCF_GPIO_SETE_SETE5 (0x20)
\r
298 #define MCF_GPIO_SETE_SETE6 (0x40)
\r
299 #define MCF_GPIO_SETE_SETE7 (0x80)
\r
301 /* Bit definitions and macros for MCF_GPIO_CLRE */
\r
302 #define MCF_GPIO_CLRE_CLRE0 (0x1)
\r
303 #define MCF_GPIO_CLRE_CLRE1 (0x2)
\r
304 #define MCF_GPIO_CLRE_CLRE2 (0x4)
\r
305 #define MCF_GPIO_CLRE_CLRE3 (0x8)
\r
306 #define MCF_GPIO_CLRE_CLRE4 (0x10)
\r
307 #define MCF_GPIO_CLRE_CLRE5 (0x20)
\r
308 #define MCF_GPIO_CLRE_CLRE6 (0x40)
\r
309 #define MCF_GPIO_CLRE_CLRE7 (0x80)
\r
311 /* Bit definitions and macros for MCF_GPIO_PORTF */
\r
312 #define MCF_GPIO_PORTF_PORTF0 (0x1)
\r
313 #define MCF_GPIO_PORTF_PORTF1 (0x2)
\r
314 #define MCF_GPIO_PORTF_PORTF2 (0x4)
\r
315 #define MCF_GPIO_PORTF_PORTF3 (0x8)
\r
316 #define MCF_GPIO_PORTF_PORTF4 (0x10)
\r
317 #define MCF_GPIO_PORTF_PORTF5 (0x20)
\r
318 #define MCF_GPIO_PORTF_PORTF6 (0x40)
\r
319 #define MCF_GPIO_PORTF_PORTF7 (0x80)
\r
321 /* Bit definitions and macros for MCF_GPIO_DDRF */
\r
322 #define MCF_GPIO_DDRF_DDRF0 (0x1)
\r
323 #define MCF_GPIO_DDRF_DDRF1 (0x2)
\r
324 #define MCF_GPIO_DDRF_DDRF2 (0x4)
\r
325 #define MCF_GPIO_DDRF_DDRF3 (0x8)
\r
326 #define MCF_GPIO_DDRF_DDRF4 (0x10)
\r
327 #define MCF_GPIO_DDRF_DDRF5 (0x20)
\r
328 #define MCF_GPIO_DDRF_DDRF6 (0x40)
\r
329 #define MCF_GPIO_DDRF_DDRF7 (0x80)
\r
331 /* Bit definitions and macros for MCF_GPIO_SETF */
\r
332 #define MCF_GPIO_SETF_SETF0 (0x1)
\r
333 #define MCF_GPIO_SETF_SETF1 (0x2)
\r
334 #define MCF_GPIO_SETF_SETF2 (0x4)
\r
335 #define MCF_GPIO_SETF_SETF3 (0x8)
\r
336 #define MCF_GPIO_SETF_SETF4 (0x10)
\r
337 #define MCF_GPIO_SETF_SETF5 (0x20)
\r
338 #define MCF_GPIO_SETF_SETF6 (0x40)
\r
339 #define MCF_GPIO_SETF_SETF7 (0x80)
\r
341 /* Bit definitions and macros for MCF_GPIO_CLRF */
\r
342 #define MCF_GPIO_CLRF_CLRF0 (0x1)
\r
343 #define MCF_GPIO_CLRF_CLRF1 (0x2)
\r
344 #define MCF_GPIO_CLRF_CLRF2 (0x4)
\r
345 #define MCF_GPIO_CLRF_CLRF3 (0x8)
\r
346 #define MCF_GPIO_CLRF_CLRF4 (0x10)
\r
347 #define MCF_GPIO_CLRF_CLRF5 (0x20)
\r
348 #define MCF_GPIO_CLRF_CLRF6 (0x40)
\r
349 #define MCF_GPIO_CLRF_CLRF7 (0x80)
\r
351 /* Bit definitions and macros for MCF_GPIO_PORTG */
\r
352 #define MCF_GPIO_PORTG_PORTG0 (0x1)
\r
353 #define MCF_GPIO_PORTG_PORTG1 (0x2)
\r
354 #define MCF_GPIO_PORTG_PORTG2 (0x4)
\r
355 #define MCF_GPIO_PORTG_PORTG3 (0x8)
\r
356 #define MCF_GPIO_PORTG_PORTG4 (0x10)
\r
357 #define MCF_GPIO_PORTG_PORTG5 (0x20)
\r
358 #define MCF_GPIO_PORTG_PORTG6 (0x40)
\r
359 #define MCF_GPIO_PORTG_PORTG7 (0x80)
\r
361 /* Bit definitions and macros for MCF_GPIO_DDRG */
\r
362 #define MCF_GPIO_DDRG_DDRG0 (0x1)
\r
363 #define MCF_GPIO_DDRG_DDRG1 (0x2)
\r
364 #define MCF_GPIO_DDRG_DDRG2 (0x4)
\r
365 #define MCF_GPIO_DDRG_DDRG3 (0x8)
\r
366 #define MCF_GPIO_DDRG_DDRG4 (0x10)
\r
367 #define MCF_GPIO_DDRG_DDRG5 (0x20)
\r
368 #define MCF_GPIO_DDRG_DDRG6 (0x40)
\r
369 #define MCF_GPIO_DDRG_DDRG7 (0x80)
\r
371 /* Bit definitions and macros for MCF_GPIO_SETG */
\r
372 #define MCF_GPIO_SETG_SETG0 (0x1)
\r
373 #define MCF_GPIO_SETG_SETG1 (0x2)
\r
374 #define MCF_GPIO_SETG_SETG2 (0x4)
\r
375 #define MCF_GPIO_SETG_SETG3 (0x8)
\r
376 #define MCF_GPIO_SETG_SETG4 (0x10)
\r
377 #define MCF_GPIO_SETG_SETG5 (0x20)
\r
378 #define MCF_GPIO_SETG_SETG6 (0x40)
\r
379 #define MCF_GPIO_SETG_SETG7 (0x80)
\r
381 /* Bit definitions and macros for MCF_GPIO_CLRG */
\r
382 #define MCF_GPIO_CLRG_CLRG0 (0x1)
\r
383 #define MCF_GPIO_CLRG_CLRG1 (0x2)
\r
384 #define MCF_GPIO_CLRG_CLRG2 (0x4)
\r
385 #define MCF_GPIO_CLRG_CLRG3 (0x8)
\r
386 #define MCF_GPIO_CLRG_CLRG4 (0x10)
\r
387 #define MCF_GPIO_CLRG_CLRG5 (0x20)
\r
388 #define MCF_GPIO_CLRG_CLRG6 (0x40)
\r
389 #define MCF_GPIO_CLRG_CLRG7 (0x80)
\r
391 /* Bit definitions and macros for MCF_GPIO_PORTH */
\r
392 #define MCF_GPIO_PORTH_PORTH0 (0x1)
\r
393 #define MCF_GPIO_PORTH_PORTH1 (0x2)
\r
394 #define MCF_GPIO_PORTH_PORTH2 (0x4)
\r
395 #define MCF_GPIO_PORTH_PORTH3 (0x8)
\r
396 #define MCF_GPIO_PORTH_PORTH4 (0x10)
\r
397 #define MCF_GPIO_PORTH_PORTH5 (0x20)
\r
398 #define MCF_GPIO_PORTH_PORTH6 (0x40)
\r
399 #define MCF_GPIO_PORTH_PORTH7 (0x80)
\r
401 /* Bit definitions and macros for MCF_GPIO_DDRH */
\r
402 #define MCF_GPIO_DDRH_DDRH0 (0x1)
\r
403 #define MCF_GPIO_DDRH_DDRH1 (0x2)
\r
404 #define MCF_GPIO_DDRH_DDRH2 (0x4)
\r
405 #define MCF_GPIO_DDRH_DDRH3 (0x8)
\r
406 #define MCF_GPIO_DDRH_DDRH4 (0x10)
\r
407 #define MCF_GPIO_DDRH_DDRH5 (0x20)
\r
408 #define MCF_GPIO_DDRH_DDRH6 (0x40)
\r
409 #define MCF_GPIO_DDRH_DDRH7 (0x80)
\r
411 /* Bit definitions and macros for MCF_GPIO_SETH */
\r
412 #define MCF_GPIO_SETH_SETH0 (0x1)
\r
413 #define MCF_GPIO_SETH_SETH1 (0x2)
\r
414 #define MCF_GPIO_SETH_SETH2 (0x4)
\r
415 #define MCF_GPIO_SETH_SETH3 (0x8)
\r
416 #define MCF_GPIO_SETH_SETH4 (0x10)
\r
417 #define MCF_GPIO_SETH_SETH5 (0x20)
\r
418 #define MCF_GPIO_SETH_SETH6 (0x40)
\r
419 #define MCF_GPIO_SETH_SETH7 (0x80)
\r
421 /* Bit definitions and macros for MCF_GPIO_CLRH */
\r
422 #define MCF_GPIO_CLRH_CLRH0 (0x1)
\r
423 #define MCF_GPIO_CLRH_CLRH1 (0x2)
\r
424 #define MCF_GPIO_CLRH_CLRH2 (0x4)
\r
425 #define MCF_GPIO_CLRH_CLRH3 (0x8)
\r
426 #define MCF_GPIO_CLRH_CLRH4 (0x10)
\r
427 #define MCF_GPIO_CLRH_CLRH5 (0x20)
\r
428 #define MCF_GPIO_CLRH_CLRH6 (0x40)
\r
429 #define MCF_GPIO_CLRH_CLRH7 (0x80)
\r
431 /* Bit definitions and macros for MCF_GPIO_PORTJ */
\r
432 #define MCF_GPIO_PORTJ_PORTJ0 (0x1)
\r
433 #define MCF_GPIO_PORTJ_PORTJ1 (0x2)
\r
434 #define MCF_GPIO_PORTJ_PORTJ2 (0x4)
\r
435 #define MCF_GPIO_PORTJ_PORTJ3 (0x8)
\r
436 #define MCF_GPIO_PORTJ_PORTJ4 (0x10)
\r
437 #define MCF_GPIO_PORTJ_PORTJ5 (0x20)
\r
438 #define MCF_GPIO_PORTJ_PORTJ6 (0x40)
\r
439 #define MCF_GPIO_PORTJ_PORTJ7 (0x80)
\r
441 /* Bit definitions and macros for MCF_GPIO_DDRJ */
\r
442 #define MCF_GPIO_DDRJ_DDRJ0 (0x1)
\r
443 #define MCF_GPIO_DDRJ_DDRJ1 (0x2)
\r
444 #define MCF_GPIO_DDRJ_DDRJ2 (0x4)
\r
445 #define MCF_GPIO_DDRJ_DDRJ3 (0x8)
\r
446 #define MCF_GPIO_DDRJ_DDRJ4 (0x10)
\r
447 #define MCF_GPIO_DDRJ_DDRJ5 (0x20)
\r
448 #define MCF_GPIO_DDRJ_DDRJ6 (0x40)
\r
449 #define MCF_GPIO_DDRJ_DDRJ7 (0x80)
\r
451 /* Bit definitions and macros for MCF_GPIO_SETJ */
\r
452 #define MCF_GPIO_SETJ_SETJ0 (0x1)
\r
453 #define MCF_GPIO_SETJ_SETJ1 (0x2)
\r
454 #define MCF_GPIO_SETJ_SETJ2 (0x4)
\r
455 #define MCF_GPIO_SETJ_SETJ3 (0x8)
\r
456 #define MCF_GPIO_SETJ_SETJ4 (0x10)
\r
457 #define MCF_GPIO_SETJ_SETJ5 (0x20)
\r
458 #define MCF_GPIO_SETJ_SETJ6 (0x40)
\r
459 #define MCF_GPIO_SETJ_SETJ7 (0x80)
\r
461 /* Bit definitions and macros for MCF_GPIO_CLRJ */
\r
462 #define MCF_GPIO_CLRJ_CLRJ0 (0x1)
\r
463 #define MCF_GPIO_CLRJ_CLRJ1 (0x2)
\r
464 #define MCF_GPIO_CLRJ_CLRJ2 (0x4)
\r
465 #define MCF_GPIO_CLRJ_CLRJ3 (0x8)
\r
466 #define MCF_GPIO_CLRJ_CLRJ4 (0x10)
\r
467 #define MCF_GPIO_CLRJ_CLRJ5 (0x20)
\r
468 #define MCF_GPIO_CLRJ_CLRJ6 (0x40)
\r
469 #define MCF_GPIO_CLRJ_CLRJ7 (0x80)
\r
471 /* Bit definitions and macros for MCF_GPIO_PORTDD */
\r
472 #define MCF_GPIO_PORTDD_PORTDD0 (0x1)
\r
473 #define MCF_GPIO_PORTDD_PORTDD1 (0x2)
\r
474 #define MCF_GPIO_PORTDD_PORTDD2 (0x4)
\r
475 #define MCF_GPIO_PORTDD_PORTDD3 (0x8)
\r
476 #define MCF_GPIO_PORTDD_PORTDD4 (0x10)
\r
477 #define MCF_GPIO_PORTDD_PORTDD5 (0x20)
\r
478 #define MCF_GPIO_PORTDD_PORTDD6 (0x40)
\r
479 #define MCF_GPIO_PORTDD_PORTDD7 (0x80)
\r
481 /* Bit definitions and macros for MCF_GPIO_DDRDD */
\r
482 #define MCF_GPIO_DDRDD_DDRDD0 (0x1)
\r
483 #define MCF_GPIO_DDRDD_DDRDD1 (0x2)
\r
484 #define MCF_GPIO_DDRDD_DDRDD2 (0x4)
\r
485 #define MCF_GPIO_DDRDD_DDRDD3 (0x8)
\r
486 #define MCF_GPIO_DDRDD_DDRDD4 (0x10)
\r
487 #define MCF_GPIO_DDRDD_DDRDD5 (0x20)
\r
488 #define MCF_GPIO_DDRDD_DDRDD6 (0x40)
\r
489 #define MCF_GPIO_DDRDD_DDRDD7 (0x80)
\r
491 /* Bit definitions and macros for MCF_GPIO_SETDD */
\r
492 #define MCF_GPIO_SETDD_SETDD0 (0x1)
\r
493 #define MCF_GPIO_SETDD_SETDD1 (0x2)
\r
494 #define MCF_GPIO_SETDD_SETDD2 (0x4)
\r
495 #define MCF_GPIO_SETDD_SETDD3 (0x8)
\r
496 #define MCF_GPIO_SETDD_SETDD4 (0x10)
\r
497 #define MCF_GPIO_SETDD_SETDD5 (0x20)
\r
498 #define MCF_GPIO_SETDD_SETDD6 (0x40)
\r
499 #define MCF_GPIO_SETDD_SETDD7 (0x80)
\r
501 /* Bit definitions and macros for MCF_GPIO_CLRDD */
\r
502 #define MCF_GPIO_CLRDD_CLRDD0 (0x1)
\r
503 #define MCF_GPIO_CLRDD_CLRDD1 (0x2)
\r
504 #define MCF_GPIO_CLRDD_CLRDD2 (0x4)
\r
505 #define MCF_GPIO_CLRDD_CLRDD3 (0x8)
\r
506 #define MCF_GPIO_CLRDD_CLRDD4 (0x10)
\r
507 #define MCF_GPIO_CLRDD_CLRDD5 (0x20)
\r
508 #define MCF_GPIO_CLRDD_CLRDD6 (0x40)
\r
509 #define MCF_GPIO_CLRDD_CLRDD7 (0x80)
\r
511 /* Bit definitions and macros for MCF_GPIO_PORTEH */
\r
512 #define MCF_GPIO_PORTEH_PORTEH0 (0x1)
\r
513 #define MCF_GPIO_PORTEH_PORTEH1 (0x2)
\r
514 #define MCF_GPIO_PORTEH_PORTEH2 (0x4)
\r
515 #define MCF_GPIO_PORTEH_PORTEH3 (0x8)
\r
516 #define MCF_GPIO_PORTEH_PORTEH4 (0x10)
\r
517 #define MCF_GPIO_PORTEH_PORTEH5 (0x20)
\r
518 #define MCF_GPIO_PORTEH_PORTEH6 (0x40)
\r
519 #define MCF_GPIO_PORTEH_PORTEH7 (0x80)
\r
521 /* Bit definitions and macros for MCF_GPIO_DDREH */
\r
522 #define MCF_GPIO_DDREH_DDREH0 (0x1)
\r
523 #define MCF_GPIO_DDREH_DDREH1 (0x2)
\r
524 #define MCF_GPIO_DDREH_DDREH2 (0x4)
\r
525 #define MCF_GPIO_DDREH_DDREH3 (0x8)
\r
526 #define MCF_GPIO_DDREH_DDREH4 (0x10)
\r
527 #define MCF_GPIO_DDREH_DDREH5 (0x20)
\r
528 #define MCF_GPIO_DDREH_DDREH6 (0x40)
\r
529 #define MCF_GPIO_DDREH_DDREH7 (0x80)
\r
531 /* Bit definitions and macros for MCF_GPIO_SETEH */
\r
532 #define MCF_GPIO_SETEH_SETEH0 (0x1)
\r
533 #define MCF_GPIO_SETEH_SETEH1 (0x2)
\r
534 #define MCF_GPIO_SETEH_SETEH2 (0x4)
\r
535 #define MCF_GPIO_SETEH_SETEH3 (0x8)
\r
536 #define MCF_GPIO_SETEH_SETEH4 (0x10)
\r
537 #define MCF_GPIO_SETEH_SETEH5 (0x20)
\r
538 #define MCF_GPIO_SETEH_SETEH6 (0x40)
\r
539 #define MCF_GPIO_SETEH_SETEH7 (0x80)
\r
541 /* Bit definitions and macros for MCF_GPIO_CLREH */
\r
542 #define MCF_GPIO_CLREH_CLREH0 (0x1)
\r
543 #define MCF_GPIO_CLREH_CLREH1 (0x2)
\r
544 #define MCF_GPIO_CLREH_CLREH2 (0x4)
\r
545 #define MCF_GPIO_CLREH_CLREH3 (0x8)
\r
546 #define MCF_GPIO_CLREH_CLREH4 (0x10)
\r
547 #define MCF_GPIO_CLREH_CLREH5 (0x20)
\r
548 #define MCF_GPIO_CLREH_CLREH6 (0x40)
\r
549 #define MCF_GPIO_CLREH_CLREH7 (0x80)
\r
551 /* Bit definitions and macros for MCF_GPIO_PORTEL */
\r
552 #define MCF_GPIO_PORTEL_PORTEL0 (0x1)
\r
553 #define MCF_GPIO_PORTEL_PORTEL1 (0x2)
\r
554 #define MCF_GPIO_PORTEL_PORTEL2 (0x4)
\r
555 #define MCF_GPIO_PORTEL_PORTEL3 (0x8)
\r
556 #define MCF_GPIO_PORTEL_PORTEL4 (0x10)
\r
557 #define MCF_GPIO_PORTEL_PORTEL5 (0x20)
\r
558 #define MCF_GPIO_PORTEL_PORTEL6 (0x40)
\r
559 #define MCF_GPIO_PORTEL_PORTEL7 (0x80)
\r
561 /* Bit definitions and macros for MCF_GPIO_DDREL */
\r
562 #define MCF_GPIO_DDREL_DDREL0 (0x1)
\r
563 #define MCF_GPIO_DDREL_DDREL1 (0x2)
\r
564 #define MCF_GPIO_DDREL_DDREL2 (0x4)
\r
565 #define MCF_GPIO_DDREL_DDREL3 (0x8)
\r
566 #define MCF_GPIO_DDREL_DDREL4 (0x10)
\r
567 #define MCF_GPIO_DDREL_DDREL5 (0x20)
\r
568 #define MCF_GPIO_DDREL_DDREL6 (0x40)
\r
569 #define MCF_GPIO_DDREL_DDREL7 (0x80)
\r
571 /* Bit definitions and macros for MCF_GPIO_SETEL */
\r
572 #define MCF_GPIO_SETEL_SETEL0 (0x1)
\r
573 #define MCF_GPIO_SETEL_SETEL1 (0x2)
\r
574 #define MCF_GPIO_SETEL_SETEL2 (0x4)
\r
575 #define MCF_GPIO_SETEL_SETEL3 (0x8)
\r
576 #define MCF_GPIO_SETEL_SETEL4 (0x10)
\r
577 #define MCF_GPIO_SETEL_SETEL5 (0x20)
\r
578 #define MCF_GPIO_SETEL_SETEL6 (0x40)
\r
579 #define MCF_GPIO_SETEL_SETEL7 (0x80)
\r
581 /* Bit definitions and macros for MCF_GPIO_CLREL */
\r
582 #define MCF_GPIO_CLREL_CLREL0 (0x1)
\r
583 #define MCF_GPIO_CLREL_CLREL1 (0x2)
\r
584 #define MCF_GPIO_CLREL_CLREL2 (0x4)
\r
585 #define MCF_GPIO_CLREL_CLREL3 (0x8)
\r
586 #define MCF_GPIO_CLREL_CLREL4 (0x10)
\r
587 #define MCF_GPIO_CLREL_CLREL5 (0x20)
\r
588 #define MCF_GPIO_CLREL_CLREL6 (0x40)
\r
589 #define MCF_GPIO_CLREL_CLREL7 (0x80)
\r
591 /* Bit definitions and macros for MCF_GPIO_PORTAS */
\r
592 #define MCF_GPIO_PORTAS_PORTAS0 (0x1)
\r
593 #define MCF_GPIO_PORTAS_PORTAS1 (0x2)
\r
594 #define MCF_GPIO_PORTAS_PORTAS2 (0x4)
\r
595 #define MCF_GPIO_PORTAS_PORTAS3 (0x8)
\r
596 #define MCF_GPIO_PORTAS_PORTAS4 (0x10)
\r
597 #define MCF_GPIO_PORTAS_PORTAS5 (0x20)
\r
599 /* Bit definitions and macros for MCF_GPIO_DDRAS */
\r
600 #define MCF_GPIO_DDRAS_DDRAS0 (0x1)
\r
601 #define MCF_GPIO_DDRAS_DDRAS1 (0x2)
\r
602 #define MCF_GPIO_DDRAS_DDRAS2 (0x4)
\r
603 #define MCF_GPIO_DDRAS_DDRAS3 (0x8)
\r
604 #define MCF_GPIO_DDRAS_DDRAS4 (0x10)
\r
605 #define MCF_GPIO_DDRAS_DDRAS5 (0x20)
\r
607 /* Bit definitions and macros for MCF_GPIO_SETAS */
\r
608 #define MCF_GPIO_SETAS_SETAS0 (0x1)
\r
609 #define MCF_GPIO_SETAS_SETAS1 (0x2)
\r
610 #define MCF_GPIO_SETAS_SETAS2 (0x4)
\r
611 #define MCF_GPIO_SETAS_SETAS3 (0x8)
\r
612 #define MCF_GPIO_SETAS_SETAS4 (0x10)
\r
613 #define MCF_GPIO_SETAS_SETAS5 (0x20)
\r
615 /* Bit definitions and macros for MCF_GPIO_CLRAS */
\r
616 #define MCF_GPIO_CLRAS_CLRAS0 (0x1)
\r
617 #define MCF_GPIO_CLRAS_CLRAS1 (0x2)
\r
618 #define MCF_GPIO_CLRAS_CLRAS2 (0x4)
\r
619 #define MCF_GPIO_CLRAS_CLRAS3 (0x8)
\r
620 #define MCF_GPIO_CLRAS_CLRAS4 (0x10)
\r
621 #define MCF_GPIO_CLRAS_CLRAS5 (0x20)
\r
623 /* Bit definitions and macros for MCF_GPIO_PORTQS */
\r
624 #define MCF_GPIO_PORTQS_PORTQS0 (0x1)
\r
625 #define MCF_GPIO_PORTQS_PORTQS1 (0x2)
\r
626 #define MCF_GPIO_PORTQS_PORTQS2 (0x4)
\r
627 #define MCF_GPIO_PORTQS_PORTQS3 (0x8)
\r
628 #define MCF_GPIO_PORTQS_PORTQS4 (0x10)
\r
629 #define MCF_GPIO_PORTQS_PORTQS5 (0x20)
\r
630 #define MCF_GPIO_PORTQS_PORTQS6 (0x40)
\r
632 /* Bit definitions and macros for MCF_GPIO_DDRQS */
\r
633 #define MCF_GPIO_DDRQS_DDRQS0 (0x1)
\r
634 #define MCF_GPIO_DDRQS_DDRQS1 (0x2)
\r
635 #define MCF_GPIO_DDRQS_DDRQS2 (0x4)
\r
636 #define MCF_GPIO_DDRQS_DDRQS3 (0x8)
\r
637 #define MCF_GPIO_DDRQS_DDRQS4 (0x10)
\r
638 #define MCF_GPIO_DDRQS_DDRQS5 (0x20)
\r
639 #define MCF_GPIO_DDRQS_DDRQS6 (0x40)
\r
641 /* Bit definitions and macros for MCF_GPIO_SETQS */
\r
642 #define MCF_GPIO_SETQS_SETQS0 (0x1)
\r
643 #define MCF_GPIO_SETQS_SETQS1 (0x2)
\r
644 #define MCF_GPIO_SETQS_SETQS2 (0x4)
\r
645 #define MCF_GPIO_SETQS_SETQS3 (0x8)
\r
646 #define MCF_GPIO_SETQS_SETQS4 (0x10)
\r
647 #define MCF_GPIO_SETQS_SETQS5 (0x20)
\r
648 #define MCF_GPIO_SETQS_SETQS6 (0x40)
\r
650 /* Bit definitions and macros for MCF_GPIO_CLRQS */
\r
651 #define MCF_GPIO_CLRQS_CLRQS0 (0x1)
\r
652 #define MCF_GPIO_CLRQS_CLRQS1 (0x2)
\r
653 #define MCF_GPIO_CLRQS_CLRQS2 (0x4)
\r
654 #define MCF_GPIO_CLRQS_CLRQS3 (0x8)
\r
655 #define MCF_GPIO_CLRQS_CLRQS4 (0x10)
\r
656 #define MCF_GPIO_CLRQS_CLRQS5 (0x20)
\r
657 #define MCF_GPIO_CLRQS_CLRQS6 (0x40)
\r
659 /* Bit definitions and macros for MCF_GPIO_PORTSD */
\r
660 #define MCF_GPIO_PORTSD_PORTSD0 (0x1)
\r
661 #define MCF_GPIO_PORTSD_PORTSD1 (0x2)
\r
662 #define MCF_GPIO_PORTSD_PORTSD2 (0x4)
\r
663 #define MCF_GPIO_PORTSD_PORTSD3 (0x8)
\r
664 #define MCF_GPIO_PORTSD_PORTSD4 (0x10)
\r
665 #define MCF_GPIO_PORTSD_PORTSD5 (0x20)
\r
667 /* Bit definitions and macros for MCF_GPIO_DDRSD */
\r
668 #define MCF_GPIO_DDRSD_DDRSD0 (0x1)
\r
669 #define MCF_GPIO_DDRSD_DDRSD1 (0x2)
\r
670 #define MCF_GPIO_DDRSD_DDRSD2 (0x4)
\r
671 #define MCF_GPIO_DDRSD_DDRSD3 (0x8)
\r
672 #define MCF_GPIO_DDRSD_DDRSD4 (0x10)
\r
673 #define MCF_GPIO_DDRSD_DDRSD5 (0x20)
\r
675 /* Bit definitions and macros for MCF_GPIO_SETSD */
\r
676 #define MCF_GPIO_SETSD_SETSD0 (0x1)
\r
677 #define MCF_GPIO_SETSD_SETSD1 (0x2)
\r
678 #define MCF_GPIO_SETSD_SETSD2 (0x4)
\r
679 #define MCF_GPIO_SETSD_SETSD3 (0x8)
\r
680 #define MCF_GPIO_SETSD_SETSD4 (0x10)
\r
681 #define MCF_GPIO_SETSD_SETSD5 (0x20)
\r
683 /* Bit definitions and macros for MCF_GPIO_CLRSD */
\r
684 #define MCF_GPIO_CLRSD_CLRSD0 (0x1)
\r
685 #define MCF_GPIO_CLRSD_CLRSD1 (0x2)
\r
686 #define MCF_GPIO_CLRSD_CLRSD2 (0x4)
\r
687 #define MCF_GPIO_CLRSD_CLRSD3 (0x8)
\r
688 #define MCF_GPIO_CLRSD_CLRSD4 (0x10)
\r
689 #define MCF_GPIO_CLRSD_CLRSD5 (0x20)
\r
691 /* Bit definitions and macros for MCF_GPIO_PORTTC */
\r
692 #define MCF_GPIO_PORTTC_PORTTC0 (0x1)
\r
693 #define MCF_GPIO_PORTTC_PORTTC1 (0x2)
\r
694 #define MCF_GPIO_PORTTC_PORTTC2 (0x4)
\r
695 #define MCF_GPIO_PORTTC_PORTTC3 (0x8)
\r
697 /* Bit definitions and macros for MCF_GPIO_DDRTC */
\r
698 #define MCF_GPIO_DDRTC_DDRTC0 (0x1)
\r
699 #define MCF_GPIO_DDRTC_DDRTC1 (0x2)
\r
700 #define MCF_GPIO_DDRTC_DDRTC2 (0x4)
\r
701 #define MCF_GPIO_DDRTC_DDRTC3 (0x8)
\r
703 /* Bit definitions and macros for MCF_GPIO_SETTC */
\r
704 #define MCF_GPIO_SETTC_SETTC0 (0x1)
\r
705 #define MCF_GPIO_SETTC_SETTC1 (0x2)
\r
706 #define MCF_GPIO_SETTC_SETTC2 (0x4)
\r
707 #define MCF_GPIO_SETTC_SETTC3 (0x8)
\r
709 /* Bit definitions and macros for MCF_GPIO_CLRTC */
\r
710 #define MCF_GPIO_CLRTC_CLRTC0 (0x1)
\r
711 #define MCF_GPIO_CLRTC_CLRTC1 (0x2)
\r
712 #define MCF_GPIO_CLRTC_CLRTC2 (0x4)
\r
713 #define MCF_GPIO_CLRTC_CLRTC3 (0x8)
\r
715 /* Bit definitions and macros for MCF_GPIO_PORTTD */
\r
716 #define MCF_GPIO_PORTTD_PORTTD0 (0x1)
\r
717 #define MCF_GPIO_PORTTD_PORTTD1 (0x2)
\r
718 #define MCF_GPIO_PORTTD_PORTTD2 (0x4)
\r
719 #define MCF_GPIO_PORTTD_PORTTD3 (0x8)
\r
721 /* Bit definitions and macros for MCF_GPIO_DDRTD */
\r
722 #define MCF_GPIO_DDRTD_DDRTD0 (0x1)
\r
723 #define MCF_GPIO_DDRTD_DDRTD1 (0x2)
\r
724 #define MCF_GPIO_DDRTD_DDRTD2 (0x4)
\r
725 #define MCF_GPIO_DDRTD_DDRTD3 (0x8)
\r
727 /* Bit definitions and macros for MCF_GPIO_SETTD */
\r
728 #define MCF_GPIO_SETTD_SETTD0 (0x1)
\r
729 #define MCF_GPIO_SETTD_SETTD1 (0x2)
\r
730 #define MCF_GPIO_SETTD_SETTD2 (0x4)
\r
731 #define MCF_GPIO_SETTD_SETTD3 (0x8)
\r
733 /* Bit definitions and macros for MCF_GPIO_CLRTD */
\r
734 #define MCF_GPIO_CLRTD_CLRTD0 (0x1)
\r
735 #define MCF_GPIO_CLRTD_CLRTD1 (0x2)
\r
736 #define MCF_GPIO_CLRTD_CLRTD2 (0x4)
\r
737 #define MCF_GPIO_CLRTD_CLRTD3 (0x8)
\r
739 /* Bit definitions and macros for MCF_GPIO_PORTUA */
\r
740 #define MCF_GPIO_PORTUA_PORTUA0 (0x1)
\r
741 #define MCF_GPIO_PORTUA_PORTUA1 (0x2)
\r
742 #define MCF_GPIO_PORTUA_PORTUA2 (0x4)
\r
743 #define MCF_GPIO_PORTUA_PORTUA3 (0x8)
\r
745 /* Bit definitions and macros for MCF_GPIO_DDRUA */
\r
746 #define MCF_GPIO_DDRUA_DDRUA0 (0x1)
\r
747 #define MCF_GPIO_DDRUA_DDRUA1 (0x2)
\r
748 #define MCF_GPIO_DDRUA_DDRUA2 (0x4)
\r
749 #define MCF_GPIO_DDRUA_DDRUA3 (0x8)
\r
751 /* Bit definitions and macros for MCF_GPIO_SETUA */
\r
752 #define MCF_GPIO_SETUA_SETUA0 (0x1)
\r
753 #define MCF_GPIO_SETUA_SETUA1 (0x2)
\r
754 #define MCF_GPIO_SETUA_SETUA2 (0x4)
\r
755 #define MCF_GPIO_SETUA_SETUA3 (0x8)
\r
757 /* Bit definitions and macros for MCF_GPIO_CLRUA */
\r
758 #define MCF_GPIO_CLRUA_CLRUA0 (0x1)
\r
759 #define MCF_GPIO_CLRUA_CLRUA1 (0x2)
\r
760 #define MCF_GPIO_CLRUA_CLRUA2 (0x4)
\r
761 #define MCF_GPIO_CLRUA_CLRUA3 (0x8)
\r
764 #endif /* __MCF5282_GPIO_H__ */
\r
projects / freertos / blob