git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/ColdFire_MCF5282_Eclipse/RTOSDemo/MCF5282/MCF5282_QADC.h

   1 /* Coldfire C Header File\r
   2  * Copyright Freescale Semiconductor Inc\r
   3  * All rights reserved.\r
   4  *\r
   5  * 2007/03/19 Revision: 0.9\r
   6  */\r
   7 \r
   8 #ifndef __MCF5282_QADC_H__\r
   9 #define __MCF5282_QADC_H__\r
  10 \r
  11 \r
  12 /*********************************************************************\r
  13 *\r
  14 * Queued Analog-to-Digital Converter (QADC)\r
  15 *\r
  16 *********************************************************************/\r
  17 \r
  18 /* Register read/write macros */\r
  19 #define MCF_QADC_QADCMCR                     (*(vuint16*)(&__IPSBAR[0x190000]))\r
  20 #define MCF_QADC_PORTQA                      (*(vuint8 *)(&__IPSBAR[0x190006]))\r
  21 #define MCF_QADC_PORTQB                      (*(vuint8 *)(&__IPSBAR[0x190007]))\r
  22 #define MCF_QADC_DDRQA                       (*(vuint8 *)(&__IPSBAR[0x190008]))\r
  23 #define MCF_QADC_DDRQB                       (*(vuint8 *)(&__IPSBAR[0x190009]))\r
  24 #define MCF_QADC_QACR0                       (*(vuint16*)(&__IPSBAR[0x19000A]))\r
  25 #define MCF_QADC_QACR1                       (*(vuint16*)(&__IPSBAR[0x19000C]))\r
  26 #define MCF_QADC_QACR2                       (*(vuint16*)(&__IPSBAR[0x19000E]))\r
  27 #define MCF_QADC_QASR0                       (*(vuint16*)(&__IPSBAR[0x190010]))\r
  28 #define MCF_QADC_QASR1                       (*(vuint16*)(&__IPSBAR[0x190012]))\r
  29 \r
  30 /* Other macros */\r
  31 #define MCF_QADC_CCW(x)                      (*(vuint16*)(&__IPSBAR[0x190200 + (x*2)]))\r
  32 #define MCF_QADC_CCW_CHAN(x)                 (((x)&0x3F)<<0)\r
  33 #define MCF_QADC_CCW_IST(x)                  (((x)&0x3)<<0x6)\r
  34 #define MCF_QADC_CCW_IST_QCLK2               (0)\r
  35 #define MCF_QADC_CCW_IST_QCLK4               (0x40)\r
  36 #define MCF_QADC_CCW_IST_QCLK8               (0x80)\r
  37 #define MCF_QADC_CCW_IST_QCLK16              (0xC0)\r
  38 #define MCF_QADC_CCW_BYP                     (0x100)\r
  39 #define MCF_QADC_CCW_P                       (0x200)\r
  40 #define MCF_QADC_RJURR(x)                    (*(vuint16*)(&__IPSBAR[0x190280 + (x*2)]))\r
  41 #define MCF_QADC_LJSRR(x)                    (*(vuint16*)(&__IPSBAR[0x190300 + (x*2)]))\r
  42 #define MCF_QADC_LJURR(x)                    (*(vuint16*)(&__IPSBAR[0x190380 + (x*2)]))\r
  43 \r
  44 \r
  45 /* Bit definitions and macros for MCF_QADC_QADCMCR */\r
  46 #define MCF_QADC_QADCMCR_SUPV                (0x80)\r
  47 #define MCF_QADC_QADCMCR_QDBG                (0x4000)\r
  48 #define MCF_QADC_QADCMCR_QSTOP               (0x8000)\r
  49 \r
  50 /* Bit definitions and macros for MCF_QADC_PORTQA */\r
  51 #define MCF_QADC_PORTQA_PQA0                 (0x1)\r
  52 #define MCF_QADC_PORTQA_PQA1                 (0x2)\r
  53 #define MCF_QADC_PORTQA_PQA2                 (0x8)\r
  54 #define MCF_QADC_PORTQA_PQA3                 (0x10)\r
  55 \r
  56 /* Bit definitions and macros for MCF_QADC_PORTQB */\r
  57 #define MCF_QADC_PORTQB_PQB0                 (0x1)\r
  58 #define MCF_QADC_PORTQB_PQB1                 (0x2)\r
  59 #define MCF_QADC_PORTQB_PQB2                 (0x4)\r
  60 #define MCF_QADC_PORTQB_PQB3                 (0x8)\r
  61 \r
  62 /* Bit definitions and macros for MCF_QADC_DDRQA */\r
  63 #define MCF_QADC_DDRQA_DDQA0                 (0x1)\r
  64 #define MCF_QADC_DDRQA_DDQA1                 (0x2)\r
  65 #define MCF_QADC_DDRQA_DDQA2                 (0x8)\r
  66 #define MCF_QADC_DDRQA_DDQA3                 (0x10)\r
  67 \r
  68 /* Bit definitions and macros for MCF_QADC_DDRQB */\r
  69 #define MCF_QADC_DDRQB_DDQB0                 (0x1)\r
  70 #define MCF_QADC_DDRQB_DDQB1                 (0x2)\r
  71 #define MCF_QADC_DDRQB_DDQB2                 (0x4)\r
  72 #define MCF_QADC_DDRQB_DDQB3                 (0x8)\r
  73 \r
  74 /* Bit definitions and macros for MCF_QADC_QACR0 */\r
  75 #define MCF_QADC_QACR0_QPR(x)                (((x)&0x7F)<<0)\r
  76 #define MCF_QADC_QACR0_TRG                   (0x1000)\r
  77 #define MCF_QADC_QACR0_MUX                   (0x8000)\r
  78 \r
  79 /* Bit definitions and macros for MCF_QADC_QACR1 */\r
  80 #define MCF_QADC_QACR1_MQ1(x)                (((x)&0x1F)<<0x8)\r
  81 #define MCF_QADC_QACR1_SSE1                  (0x2000)\r
  82 #define MCF_QADC_QACR1_PIE1                  (0x4000)\r
  83 #define MCF_QADC_QACR1_CIE1                  (0x8000)\r
  84 \r
  85 /* Bit definitions and macros for MCF_QADC_QACR2 */\r
  86 #define MCF_QADC_QACR2_BQ2(x)                (((x)&0x7F)<<0)\r
  87 #define MCF_QADC_QACR2_RESUME                (0x80)\r
  88 #define MCF_QADC_QACR2_MQ2(x)                (((x)&0x1F)<<0x8)\r
  89 #define MCF_QADC_QACR2_SSE2                  (0x2000)\r
  90 #define MCF_QADC_QACR2_PIE2                  (0x4000)\r
  91 #define MCF_QADC_QACR2_CIE2                  (0x8000)\r
  92 \r
  93 /* Bit definitions and macros for MCF_QADC_QASR0 */\r
  94 #define MCF_QADC_QASR0_CWP(x)                (((x)&0x3F)<<0)\r
  95 #define MCF_QADC_QASR0_QS(x)                 (((x)&0xF)<<0x6)\r
  96 #define MCF_QADC_QASR0_TOR2                  (0x400)\r
  97 #define MCF_QADC_QASR0_TOR1                  (0x800)\r
  98 #define MCF_QADC_QASR0_PF2                   (0x1000)\r
  99 #define MCF_QADC_QASR0_CF2                   (0x2000)\r
 100 #define MCF_QADC_QASR0_PF1                   (0x4000)\r
 101 #define MCF_QADC_QASR0_CF1                   (0x8000)\r
 102 \r
 103 /* Bit definitions and macros for MCF_QADC_QASR1 */\r
 104 #define MCF_QADC_QASR1_CWPQ2(x)              (((x)&0x3F)<<0)\r
 105 #define MCF_QADC_QASR1_CWPQ1(x)              (((x)&0x3F)<<0x8)\r
 106 \r
 107 \r
 108 #endif /* __MCF5282_QADC_H__ */\r