git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/MCF5235_GCC/include/arch/mcf523x/mcf523x_sram.h

   1 /*\r
   2  * These files are taken from the MCF523X source code example package\r
   3  * which is available on the Freescale website. Freescale explicitly \r
   4  * grants the redistribution and modification of these source files.\r
   5  * The complete licensing information is available in the file \r
   6  * LICENSE_FREESCALE.TXT.\r
   7  *\r
   8  * File:        mcf523x_sram.h\r
   9  * Purpose:     Register and bit definitions for the MCF523X\r
  10  *\r
  11  * Notes:       \r
  12  *      \r
  13  */\r
  14 \r
  15 #ifndef __MCF523X_SRAM_H__\r
  16 #define __MCF523X_SRAM_H__\r
  17 \r
  18 /*********************************************************************\r
  19 *\r
  20 * 64KByte System SRAM (SRAM)\r
  21 *\r
  22 *********************************************************************/\r
  23 \r
  24 /* Register read/write macros */\r
  25 #define MCF_SRAM_RAMBAR    (*(vuint32*)(void*)(&__IPSBAR[0x20000000]))\r
  26 \r
  27 /* Bit definitions and macros for MCF_SRAM_RAMBAR */\r
  28 #define MCF_SRAM_RAMBAR_V        (0x00000001)\r
  29 #define MCF_SRAM_RAMBAR_UD       (0x00000002)\r
  30 #define MCF_SRAM_RAMBAR_UC       (0x00000004)\r
  31 #define MCF_SRAM_RAMBAR_SD       (0x00000008)\r
  32 #define MCF_SRAM_RAMBAR_SC       (0x00000010)\r
  33 #define MCF_SRAM_RAMBAR_CI       (0x00000020)\r
  34 #define MCF_SRAM_RAMBAR_WP       (0x00000100)\r
  35 #define MCF_SRAM_RAMBAR_SPV      (0x00000200)\r
  36 #define MCF_SRAM_RAMBAR_PRI2     (0x00000400)\r
  37 #define MCF_SRAM_RAMBAR_PRI1     (0x00000800)\r
  38 #define MCF_SRAM_RAMBAR_BA(x)    (((x)&0x0000FFFF)<<16)\r
  39 \r
  40 /********************************************************************/\r
  41 \r
  42 #endif /* __MCF523X_SRAM_H__ */\r