git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/NEC_V850ES_IAR/LowLevelInit/LowLevelInit.c

   1 /*\r
   2  * FreeRTOS Kernel V10.2.1\r
   3  * Copyright (C) 2019 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 #include "FreeRTOS.h"\r
  29 \r
  30 /*-----------------------------------------------------------*/\r
  31 \r
  32 /* Called by the startup code to initialise the run time system. */\r
  33 unsigned char __low_level_init(void);\r
  34 \r
  35 /*-----------------------------------------------------------*/\r
  36 \r
  37 unsigned char __low_level_init(void)\r
  38 {\r
  39 unsigned char resetflag = RESF;\r
  40 unsigned char psval = 0;\r
  41 unsigned portBASE_TYPE i = 0;        \r
  42 \r
  43         /* Setup provided by NEC. */\r
  44 \r
  45         portDISABLE_INTERRUPTS();         /* disable global interrupts */                      \r
  46 \r
  47         PRCMD = 0x00;                     /* On-chip debug mode */\r
  48         OCDM = 0x00;\r
  49         VSWC = 0x00;                      /* set system wait control register */\r
  50         WDTM2 = 0x00;                     /* WDT2 setting */\r
  51         PLLON = 0;                        /* PLL stop mode */\r
  52         psval = 0x0A | 0x00;\r
  53         PRCMD = psval;                    /* set Command Register */\r
  54         CKC = psval;                      /* set Clock Control Register */\r
  55         PLLS = 0x03;\r
  56         psval = 0x80;                     /* Set fXX and fCPU */\r
  57         PRCMD = psval;\r
  58         PCC = psval;\r
  59         PLLON = 1;                        /* activate PLL */\r
  60         for( i = 0; i <= 2000; i++ )      /* Wait for stabilisation */\r
  61         {\r
  62         portNOP();\r
  63         }\r
  64         while( LOCK )                     /* Wait for PLL frequency stabiliasation */\r
  65         {\r
  66         ;\r
  67         }\r
  68         SELPLL = 1;                       /* Set PLL mode active */\r
  69         RSTOP = 0;                        /* Set fR (enable) */\r
  70         BGCE0 = 0;                        /* Set fBRG(disable) */\r
  71         psval = 0x00;                     /* Stand-by setting */\r
  72         PRCMD = psval;                    /* set Command Register */\r
  73         PSC = psval;                      /* set Power Save Control Register */\r
  74 \r
  75         return pdTRUE;\r
  76 }\r
  77 /*-----------------------------------------------------------*/\r