git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RISC-V_IGLOO2_Creative_SoftConsole/drivers/CoreTimer/coretimer_regs.h

   1 /*******************************************************************************\r
   2  * (c) Copyright 2007-2015 Microsemi SoC Products Group. All rights reserved.\r
   3  * \r
   4  * SVN $Revision: 7967 $\r
   5  * SVN $Date: 2015-10-09 18:48:26 +0530 (Fri, 09 Oct 2015) $\r
   6  */\r
   7 \r
   8 #ifndef __CORE_TIMER_REGISTERS\r
   9 #define __CORE_TIMER_REGISTERS  1\r
  10 \r
  11 /*------------------------------------------------------------------------------\r
  12  * TimerLoad register details\r
  13  */\r
  14 #define TimerLoad_REG_OFFSET    0x00\r
  15 \r
  16 /*\r
  17  * LoadValue bits.\r
  18  */\r
  19 #define LoadValue_OFFSET   0x00\r
  20 #define LoadValue_MASK     0xFFFFFFFF\r
  21 #define LoadValue_SHIFT    0\r
  22 \r
  23 /*------------------------------------------------------------------------------\r
  24  * TimerValue register details\r
  25  */\r
  26 #define TimerValue_REG_OFFSET   0x04\r
  27 \r
  28 /*\r
  29  * CurrentValue bits.\r
  30  */\r
  31 #define CurrentValue_OFFSET   0x04\r
  32 #define CurrentValue_MASK     0xFFFFFFFF\r
  33 #define CurrentValue_SHIFT    0\r
  34 \r
  35 /*------------------------------------------------------------------------------\r
  36  * TimerControl register details\r
  37  */\r
  38 #define TimerControl_REG_OFFSET 0x08\r
  39 \r
  40 /*\r
  41  * TimerEnable bits.\r
  42  */\r
  43 #define TimerEnable_OFFSET   0x08\r
  44 #define TimerEnable_MASK     0x00000001\r
  45 #define TimerEnable_SHIFT    0\r
  46 \r
  47 /*\r
  48  * InterruptEnable bits.\r
  49  */\r
  50 #define InterruptEnable_OFFSET   0x08\r
  51 #define InterruptEnable_MASK     0x00000002\r
  52 #define InterruptEnable_SHIFT    1\r
  53 \r
  54 /*\r
  55  * TimerMode bits.\r
  56  */\r
  57 #define TimerMode_OFFSET   0x08\r
  58 #define TimerMode_MASK     0x00000004\r
  59 #define TimerMode_SHIFT    2\r
  60 \r
  61 /*------------------------------------------------------------------------------\r
  62  * TimerPrescale register details\r
  63  */\r
  64 #define TimerPrescale_REG_OFFSET        0x0C\r
  65 \r
  66 /*\r
  67  * Prescale bits.\r
  68  */\r
  69 #define Prescale_OFFSET   0x0C\r
  70 #define Prescale_MASK     0x0000000F\r
  71 #define Prescale_SHIFT    0\r
  72 \r
  73 /*------------------------------------------------------------------------------\r
  74  * TimerIntClr register details\r
  75  */\r
  76 #define TimerIntClr_REG_OFFSET  0x10\r
  77 \r
  78 /*\r
  79  * TimerIntClr bits.\r
  80  */\r
  81 #define TimerIntClr_OFFSET   0x10\r
  82 #define TimerIntClr_MASK     0xFFFFFFFF\r
  83 #define TimerIntClr_SHIFT    0\r
  84 \r
  85 /*------------------------------------------------------------------------------\r
  86  * TimerRIS register details\r
  87  */\r
  88 #define TimerRIS_REG_OFFSET     0x14\r
  89 \r
  90 /*\r
  91  * RawTimerInterrupt bits.\r
  92  */\r
  93 #define RawTimerInterrupt_OFFSET   0x14\r
  94 #define RawTimerInterrupt_MASK     0x00000001\r
  95 #define RawTimerInterrupt_SHIFT    0\r
  96 \r
  97 /*------------------------------------------------------------------------------\r
  98  * TimerMIS register details\r
  99  */\r
 100 #define TimerMIS_REG_OFFSET     0x18\r
 101 \r
 102 /*\r
 103  * TimerInterrupt bits.\r
 104  */\r
 105 #define TimerInterrupt_OFFSET   0x18\r
 106 #define TimerInterrupt_MASK     0x00000001\r
 107 #define TimerInterrupt_SHIFT    0\r
 108 \r
 109 #endif /* __CORE_TIMER_REGISTERS */\r