git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX100_RX113-RSK_GCC_e2studio_IAR/src/Full_Demo/IntQueueTimer.c

   1 /*\r
   2  * FreeRTOS Kernel V10.3.0\r
   3  * Copyright (C) 2020 Amazon.com, Inc. or its affiliates.  All Rights Reserved.\r
   4  *\r
   5  * Permission is hereby granted, free of charge, to any person obtaining a copy of\r
   6  * this software and associated documentation files (the "Software"), to deal in\r
   7  * the Software without restriction, including without limitation the rights to\r
   8  * use, copy, modify, merge, publish, distribute, sublicense, and/or sell copies of\r
   9  * the Software, and to permit persons to whom the Software is furnished to do so,\r
  10  * subject to the following conditions:\r
  11  *\r
  12  * The above copyright notice and this permission notice shall be included in all\r
  13  * copies or substantial portions of the Software.\r
  14  *\r
  15  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR\r
  16  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, FITNESS\r
  17  * FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR\r
  18  * COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER\r
  19  * IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN\r
  20  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.\r
  21  *\r
  22  * http://www.FreeRTOS.org\r
  23  * http://aws.amazon.com/freertos\r
  24  *\r
  25  * 1 tab == 4 spaces!\r
  26  */\r
  27 \r
  28 /*\r
  29  * This file contains the non-portable and therefore RX62N specific parts of\r
  30  * the IntQueue standard demo task - namely the configuration of the timers\r
  31  * that generate the interrupts and the interrupt entry points.\r
  32  *\r
  33  * ***NOTE***: When using GCC it is best to compile this file with maximum speed\r
  34  * optimisation - otherwise standard demo tasks that monitor their own\r
  35  * performance might fail assertion tests.\r
  36  */\r
  37 \r
  38 /* Scheduler includes. */\r
  39 #include "FreeRTOS.h"\r
  40 #include "task.h"\r
  41 \r
  42 /* Demo includes. */\r
  43 #include "IntQueueTimer.h"\r
  44 #include "IntQueue.h"\r
  45 \r
  46 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )\r
  47 #define tmrTIMER_2_3_FREQUENCY  ( 2007UL )\r
  48 \r
  49 void vInitialiseTimerForIntQueueTest( void )\r
  50 {\r
  51         /* Ensure interrupts do not start until full configuration is complete. */\r
  52         portENTER_CRITICAL();\r
  53         {\r
  54                 /* Give write access. */\r
  55                 SYSTEM.PRCR.WORD = 0xa502;\r
  56 \r
  57                 /* Cascade two 8bit timer channels to generate the interrupts.\r
  58                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are\r
  59                 utilised for this test. */\r
  60 \r
  61                 /* Enable the timers. */\r
  62                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;\r
  63                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;\r
  64 \r
  65                 /* Enable compare match A interrupt request. */\r
  66                 TMR0.TCR.BIT.CMIEA = 1;\r
  67                 TMR2.TCR.BIT.CMIEA = 1;\r
  68 \r
  69                 /* Clear the timer on compare match A. */\r
  70                 TMR0.TCR.BIT.CCLR = 1;\r
  71                 TMR2.TCR.BIT.CCLR = 1;\r
  72 \r
  73                 /* Set the compare match value. */\r
  74                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
  75                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
  76 \r
  77                 /* 16 bit operation ( count from timer 1,2 ). */\r
  78                 TMR0.TCCR.BIT.CSS = 3;\r
  79                 TMR2.TCCR.BIT.CSS = 3;\r
  80 \r
  81                 /* Use PCLK as the input. */\r
  82                 TMR1.TCCR.BIT.CSS = 1;\r
  83                 TMR3.TCCR.BIT.CSS = 1;\r
  84 \r
  85                 /* Divide PCLK by 8. */\r
  86                 TMR1.TCCR.BIT.CKS = 2;\r
  87                 TMR3.TCCR.BIT.CKS = 2;\r
  88 \r
  89                 /* Enable TMR 0, 2 interrupts. */\r
  90                 TMR0.TCR.BIT.CMIEA = 1;\r
  91                 TMR2.TCR.BIT.CMIEA = 1;\r
  92 \r
  93                 /* Set interrupt priority and enable. */\r
  94                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;\r
  95                 IR( TMR0, CMIA0 ) = 0U;\r
  96                 IEN( TMR0, CMIA0 ) = 1U;\r
  97 \r
  98                 /* Do the same for TMR2, but to vector 129. */\r
  99                 IPR( TMR2, CMIA2 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 2;\r
 100                 IR( TMR2, CMIA2 ) = 0U;\r
 101                 IEN( TMR2, CMIA2 ) = 1U;\r
 102         }\r
 103         portEXIT_CRITICAL();\r
 104 }\r
 105 /*-----------------------------------------------------------*/\r
 106 \r
 107 #ifdef __GNUC__\r
 108 \r
 109         void vIntQTimerISR0( void ) __attribute__ ((interrupt));\r
 110         void vIntQTimerISR1( void ) __attribute__ ((interrupt));\r
 111 \r
 112         void vIntQTimerISR0( void )\r
 113         {\r
 114                 /* Enable interrupts to allow interrupt nesting. */\r
 115                 __asm volatile( "setpsw i" );\r
 116 \r
 117                 portYIELD_FROM_ISR( xFirstTimerHandler() );\r
 118         }\r
 119         /*-----------------------------------------------------------*/\r
 120 \r
 121         void vIntQTimerISR1( void )\r
 122         {\r
 123                 /* Enable interrupts to allow interrupt nesting. */\r
 124                 __asm volatile( "setpsw i" );\r
 125 \r
 126                 portYIELD_FROM_ISR( xSecondTimerHandler() );\r
 127         }\r
 128 \r
 129 #endif /* __GNUC__ */\r
 130 \r
 131 #ifdef __ICCRX__\r
 132 \r
 133 #pragma vector = VECT_TMR0_CMIA0\r
 134 __interrupt void vT0_1InterruptHandler( void )\r
 135 {\r
 136         __enable_interrupt();\r
 137         portYIELD_FROM_ISR( xFirstTimerHandler() );\r
 138 }\r
 139 /*-----------------------------------------------------------*/\r
 140 \r
 141 #pragma vector = VECT_TMR2_CMIA2\r
 142 __interrupt void vT2_3InterruptHandler( void )\r
 143 {\r
 144         __enable_interrupt();\r
 145         portYIELD_FROM_ISR( xSecondTimerHandler() );\r
 146 }\r
 147 \r
 148 #endif /* __ICCRX__ */\r
 149 \r