git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RDK_GNURX/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V8.2.0rc1 - Copyright (C) 2014 Real Time Engineers Ltd.\r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     This file is part of the FreeRTOS distribution.\r
   8 \r
   9     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  10     the terms of the GNU General Public License (version 2) as published by the\r
  11     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  12 \r
  13     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  14     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  15     >>!   obliged to provide the source code for proprietary components     !<<\r
  16     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  17 \r
  18     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  19     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  20     FOR A PARTICULAR PURPOSE.  Full license text is available on the following\r
  21     link: http://www.freertos.org/a00114.html\r
  22 \r
  23     1 tab == 4 spaces!\r
  24 \r
  25     ***************************************************************************\r
  26      *                                                                       *\r
  27      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  28      *    not run, what could be wrong?".  Have you defined configASSERT()?  *\r
  29      *                                                                       *\r
  30      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  31      *                                                                       *\r
  32     ***************************************************************************\r
  33 \r
  34     ***************************************************************************\r
  35      *                                                                       *\r
  36      *    FreeRTOS provides completely free yet professionally developed,    *\r
  37      *    robust, strictly quality controlled, supported, and cross          *\r
  38      *    platform software that is more than just the market leader, it     *\r
  39      *    is the industry's de facto standard.                               *\r
  40      *                                                                       *\r
  41      *    Help yourself get started quickly while simultaneously helping     *\r
  42      *    to support the FreeRTOS project by purchasing a FreeRTOS           *\r
  43      *    tutorial book, reference manual, or both:                          *\r
  44      *    http://www.FreeRTOS.org/Documentation                              *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     ***************************************************************************\r
  49      *                                                                       *\r
  50      *   Investing in training allows your team to be as productive as       *\r
  51      *   possible as early as possible, lowering your overall development    *\r
  52      *   cost, and enabling you to bring a more robust product to market     *\r
  53      *   earlier than would otherwise be possible.  Richard Barry is both    *\r
  54      *   the architect and key author of FreeRTOS, and so also the world's   *\r
  55      *   leading authority on what is the world's most popular real time     *\r
  56      *   kernel for deeply embedded MCU designs.  Obtaining your training    *\r
  57      *   from Richard ensures your team will gain directly from his in-depth *\r
  58      *   product knowledge and years of usage experience.  Contact Real Time *\r
  59      *   Engineers Ltd to enquire about the FreeRTOS Masterclass, presented  *\r
  60      *   by Richard Barry:  http://www.FreeRTOS.org/contact\r
  61      *                                                                       *\r
  62     ***************************************************************************\r
  63 \r
  64     ***************************************************************************\r
  65      *                                                                       *\r
  66      *    You are receiving this top quality software for free.  Please play *\r
  67      *    fair and reciprocate by reporting any suspected issues and         *\r
  68      *    participating in the community forum:                              *\r
  69      *    http://www.FreeRTOS.org/support                                    *\r
  70      *                                                                       *\r
  71      *    Thank you!                                                         *\r
  72      *                                                                       *\r
  73     ***************************************************************************\r
  74 \r
  75     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  76     license and Real Time Engineers Ltd. contact details.\r
  77 \r
  78     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  79     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  80     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  81 \r
  82     http://www.FreeRTOS.org/labs - Where new FreeRTOS products go to incubate.\r
  83     Come and try FreeRTOS+TCP, our new open source TCP/IP stack for FreeRTOS.\r
  84 \r
  85     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  86     Integrity Systems ltd. to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  87     licenses offer ticketed support, indemnification and commercial middleware.\r
  88 \r
  89     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  90     engineered and independently SIL3 certified version for use in safety and\r
  91     mission critical applications that require provable dependability.\r
  92 \r
  93     1 tab == 4 spaces!\r
  94 */\r
  95 \r
  96 /* Hardware specific includes. */\r
  97 #include "iodefine.h"\r
  98 #include "typedefine.h"\r
  99 #include "r_ether.h"\r
 100 #include "phy.h"\r
 101 \r
 102 /* FreeRTOS includes. */\r
 103 #include "FreeRTOS.h"\r
 104 #include "task.h"\r
 105 #include "semphr.h"\r
 106 \r
 107 /* uIP includes. */\r
 108 #include "net/uip.h"\r
 109 \r
 110 /* The time to wait between attempts to obtain a free buffer. */\r
 111 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_PERIOD_MS )\r
 112 \r
 113 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
 114 up on attempting to obtain a free buffer all together. */\r
 115 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
 116 \r
 117 /* The number of Rx descriptors. */\r
 118 #define emacNUM_RX_DESCRIPTORS  8\r
 119 \r
 120 /* The number of Tx descriptors.  When using uIP there is not point in having\r
 121 more than two. */\r
 122 #define emacNUM_TX_BUFFERS      2\r
 123 \r
 124 /* The total number of EMAC buffers to allocate. */\r
 125 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
 126 \r
 127 /* The time to wait for the Tx descriptor to become free. */\r
 128 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_PERIOD_MS )\r
 129 \r
 130 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 131 become free. */\r
 132 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 133 \r
 134 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 135 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 136 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 137 \r
 138 /*-----------------------------------------------------------*/\r
 139 \r
 140 /* The buffers and descriptors themselves.  */\r
 141 static volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ] __attribute__((aligned(16)));\r
 142 static volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ] __attribute__((aligned(16)));\r
 143 static char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ] __attribute__((aligned(16)));\r
 144 \r
 145 /* Used to indicate which buffers are free and which are in use.  If an index\r
 146 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 147 the buffer is in use or about to be used. */\r
 148 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 149 \r
 150 /*-----------------------------------------------------------*/\r
 151 \r
 152 /*\r
 153  * Initialise both the Rx and Tx descriptors.\r
 154  */\r
 155 static void prvInitialiseDescriptors( void );\r
 156 \r
 157 /*\r
 158  * Return a pointer to a free buffer within xEthernetBuffers.\r
 159  */\r
 160 static unsigned char *prvGetNextBuffer( void );\r
 161 \r
 162 /*\r
 163  * Return a buffer to the list of free buffers.\r
 164  */\r
 165 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 166 \r
 167 /*\r
 168  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 169  */\r
 170 static unsigned long prvCheckRxFifoStatus( void );\r
 171 \r
 172 /*\r
 173  * Setup the microcontroller for communication with the PHY.\r
 174  */\r
 175 static void prvResetMAC( void );\r
 176 \r
 177 /*\r
 178  * Configure the Ethernet interface peripherals.\r
 179  */\r
 180 static void prvConfigureEtherCAndEDMAC( void );\r
 181 \r
 182 /*\r
 183  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 184  * and descriptors.\r
 185  */\r
 186 static void prvResetEverything( void );\r
 187 \r
 188 /*\r
 189  * Handler for the EMAC peripheral.  See the documentation for this\r
 190  * port on http://www.FreeRTOS.org for more information on defining interrupt\r
 191  * handlers.\r
 192  */\r
 193 void vEMAC_ISR_Handler( void ) __attribute__((interrupt));\r
 194 \r
 195 /*-----------------------------------------------------------*/\r
 196 \r
 197 /* Points to the Rx descriptor currently in use. */\r
 198 static ethfifo *pxCurrentRxDesc = NULL;\r
 199 \r
 200 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 201 one of the Ethernet buffers when its actually in use. */\r
 202 unsigned char *uip_buf = NULL;\r
 203 \r
 204 /*-----------------------------------------------------------*/\r
 205 \r
 206 void vInitEmac( void )\r
 207 {\r
 208         /* Software reset. */\r
 209         prvResetMAC();\r
 210         \r
 211         /* Set the Rx and Tx descriptors into their initial state. */\r
 212         prvInitialiseDescriptors();\r
 213 \r
 214         /* Set the MAC address into the ETHERC */\r
 215         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 216                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 217                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 218                                         ( unsigned long ) configMAC_ADDR3;\r
 219                                         \r
 220         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 221                                                  ( unsigned long ) configMAC_ADDR5;\r
 222 \r
 223         /* Perform rest of interface hardware configuration. */\r
 224         prvConfigureEtherCAndEDMAC();\r
 225         \r
 226         /* Nothing received yet, so uip_buf points nowhere. */\r
 227         uip_buf = NULL;\r
 228 \r
 229         /* Initialize the PHY */\r
 230         phy_init();\r
 231 }\r
 232 /*-----------------------------------------------------------*/\r
 233 \r
 234 void vEMACWrite( void )\r
 235 {\r
 236 long x;\r
 237 \r
 238         /* Wait until the second transmission of the last packet has completed. */\r
 239         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 240         {\r
 241                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 242                 {\r
 243                         /* Descriptor is still active. */\r
 244                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 245                 }\r
 246                 else\r
 247                 {\r
 248                         break;\r
 249                 }\r
 250         }\r
 251         \r
 252         /* Is the descriptor free after waiting for it? */\r
 253         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 254         {\r
 255                 /* Something has gone wrong. */\r
 256                 prvResetEverything();\r
 257         }\r
 258         \r
 259         /* Setup both descriptors to transmit the frame. */\r
 260         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 261         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 262         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 263         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 264 \r
 265         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 266         for use by the stack. */\r
 267         uip_buf = prvGetNextBuffer();\r
 268 \r
 269         /* Clear previous settings and go. */\r
 270         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 271         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 272         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 273         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 274 \r
 275         EDMAC.EDTRR.LONG = 0x00000001;\r
 276 }\r
 277 /*-----------------------------------------------------------*/\r
 278 \r
 279 unsigned long ulEMACRead( void )\r
 280 {\r
 281 unsigned long ulBytesReceived;\r
 282 \r
 283         ulBytesReceived = prvCheckRxFifoStatus();\r
 284 \r
 285         if( ulBytesReceived > 0 )\r
 286         {\r
 287                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 288                 the buffer that contains the received data. */\r
 289                 prvReturnBuffer( uip_buf );\r
 290 \r
 291                 /* Point uip_buf to the data about ot be processed. */\r
 292                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 293                 \r
 294                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 295                 old descriptor. */\r
 296                 pxCurrentRxDesc->buf_p = ( char * ) prvGetNextBuffer();\r
 297 \r
 298                 /* Prepare the descriptor to go again. */\r
 299                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 300                 pxCurrentRxDesc->status |= ACT;\r
 301 \r
 302                 /* Move onto the next buffer in the ring. */\r
 303                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 304                 \r
 305                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 306                 {\r
 307                         /* Restart Ethernet if it has stopped */\r
 308                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 309                 }\r
 310         }\r
 311 \r
 312         return ulBytesReceived;\r
 313 }\r
 314 /*-----------------------------------------------------------*/\r
 315 \r
 316 long lEMACWaitForLink( void )\r
 317 {\r
 318 long lReturn;\r
 319 \r
 320         /* Set the link status. */\r
 321         switch( phy_set_autonegotiate() )\r
 322         {\r
 323                 /* Half duplex link */\r
 324                 case PHY_LINK_100H:\r
 325                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 326                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 327                                                                 lReturn = pdPASS;\r
 328                                                                 break;\r
 329 \r
 330                 case PHY_LINK_10H:\r
 331                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 332                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 333                                                                 lReturn = pdPASS;\r
 334                                                                 break;\r
 335 \r
 336 \r
 337                 /* Full duplex link */\r
 338                 case PHY_LINK_100F:\r
 339                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 340                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 341                                                                 lReturn = pdPASS;\r
 342                                                                 break;\r
 343                 \r
 344                 case PHY_LINK_10F:\r
 345                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 346                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 347                                                                 lReturn = pdPASS;\r
 348                                                                 break;\r
 349 \r
 350                 default:\r
 351                                                                 lReturn = pdFAIL;\r
 352                                                                 break;\r
 353         }\r
 354 \r
 355         if( lReturn == pdPASS )\r
 356         {\r
 357                 /* Enable receive and transmit. */\r
 358                 ETHERC.ECMR.BIT.RE = 1;\r
 359                 ETHERC.ECMR.BIT.TE = 1;\r
 360 \r
 361                 /* Enable EDMAC receive */\r
 362                 EDMAC.EDRRR.LONG = 0x1;\r
 363         }\r
 364         \r
 365         return lReturn;\r
 366 }\r
 367 /*-----------------------------------------------------------*/\r
 368 \r
 369 static void prvInitialiseDescriptors( void )\r
 370 {\r
 371 volatile ethfifo *pxDescriptor;\r
 372 long x;\r
 373 \r
 374         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 375         {\r
 376                 /* Ensure none of the buffers are shown as in use at the start. */\r
 377                 ucBufferInUse[ x ] = pdFALSE;\r
 378         }\r
 379 \r
 380         /* Initialise the Rx descriptors. */\r
 381         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 382         {\r
 383                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 384                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 385 \r
 386                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 387                 pxDescriptor->size = 0;\r
 388                 pxDescriptor->status = ACT;\r
 389                 pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ x + 1 ];  \r
 390                 \r
 391                 /* Mark this buffer as in use. */\r
 392                 ucBufferInUse[ x ] = pdTRUE;\r
 393         }\r
 394 \r
 395         /* The last descriptor points back to the start. */\r
 396         pxDescriptor->status |= DL;\r
 397         pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ 0 ];\r
 398         \r
 399         /* Initialise the Tx descriptors. */\r
 400         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 401         {\r
 402                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 403                 \r
 404                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 405                 actually required. */\r
 406                 pxDescriptor->buf_p = NULL;\r
 407 \r
 408                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 409                 pxDescriptor->size = 0;\r
 410                 pxDescriptor->status = 0;\r
 411                 pxDescriptor->next = ( struct Descriptor * ) &xTxDescriptors[ x + 1 ];  \r
 412         }\r
 413 \r
 414         /* The last descriptor points back to the start. */\r
 415         pxDescriptor->status |= DL;\r
 416         pxDescriptor->next = ( struct Descriptor * ) &( xTxDescriptors[ 0 ] );\r
 417         \r
 418         /* Use the first Rx descriptor to start with. */\r
 419         pxCurrentRxDesc = ( struct Descriptor * ) &( xRxDescriptors[ 0 ] );\r
 420 }\r
 421 /*-----------------------------------------------------------*/\r
 422 \r
 423 static unsigned char *prvGetNextBuffer( void )\r
 424 {\r
 425 long x;\r
 426 unsigned char *pucReturn = NULL;\r
 427 unsigned long ulAttempts = 0;\r
 428 \r
 429         while( pucReturn == NULL )\r
 430         {\r
 431                 /* Look through the buffers to find one that is not in use by\r
 432                 anything else. */\r
 433                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 434                 {\r
 435                         if( ucBufferInUse[ x ] == pdFALSE )\r
 436                         {\r
 437                                 ucBufferInUse[ x ] = pdTRUE;\r
 438                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 439                                 break;\r
 440                         }\r
 441                 }\r
 442 \r
 443                 /* Was a buffer found? */\r
 444                 if( pucReturn == NULL )\r
 445                 {\r
 446                         ulAttempts++;\r
 447 \r
 448                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 449                         {\r
 450                                 break;\r
 451                         }\r
 452 \r
 453                         /* Wait then look again. */\r
 454                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 455                 }\r
 456         }\r
 457 \r
 458         return pucReturn;\r
 459 }\r
 460 /*-----------------------------------------------------------*/\r
 461 \r
 462 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 463 {\r
 464 unsigned long ul;\r
 465 \r
 466         /* Return a buffer to the pool of free buffers. */\r
 467         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 468         {\r
 469                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 470                 {\r
 471                         ucBufferInUse[ ul ] = pdFALSE;\r
 472                         break;\r
 473                 }\r
 474         }\r
 475 }\r
 476 /*-----------------------------------------------------------*/\r
 477 \r
 478 static void prvResetEverything( void )\r
 479 {\r
 480         /* Temporary code just to see if this gets called.  This function has not\r
 481         been implemented. */\r
 482         portDISABLE_INTERRUPTS();\r
 483         for( ;; );\r
 484 }\r
 485 /*-----------------------------------------------------------*/\r
 486 \r
 487 static unsigned long prvCheckRxFifoStatus( void )\r
 488 {\r
 489 unsigned long ulReturn = 0;\r
 490 \r
 491         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 492         {\r
 493                 /* Current descriptor is still active. */\r
 494         }\r
 495         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 496         {\r
 497                 /* Frame error.  Clear the error. */\r
 498                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 499                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 500                 pxCurrentRxDesc->status |= ACT;\r
 501                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 502 \r
 503                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 504                 {\r
 505                         /* Restart Ethernet if it has stopped. */\r
 506                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 507                 }       \r
 508         }\r
 509         else\r
 510         {\r
 511                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 512                 the frame should always be complete. */\r
 513                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 514                 {\r
 515                         ulReturn = pxCurrentRxDesc->size;\r
 516                 }\r
 517                 else\r
 518                 {\r
 519                         /* Do not expect to get here. */\r
 520                         prvResetEverything();\r
 521                 }\r
 522         }\r
 523         \r
 524         return ulReturn;\r
 525 }\r
 526 /*-----------------------------------------------------------*/\r
 527 \r
 528 static void prvResetMAC( void )\r
 529 {\r
 530         /* Ensure the EtherC and EDMAC are enabled. */\r
 531         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 532         vTaskDelay( 100 / portTICK_PERIOD_MS );\r
 533         \r
 534         EDMAC.EDMR.BIT.SWR = 1; \r
 535         \r
 536         /* Crude wait for reset to complete. */\r
 537         vTaskDelay( 500 / portTICK_PERIOD_MS ); \r
 538 }\r
 539 /*-----------------------------------------------------------*/\r
 540 \r
 541 static void prvConfigureEtherCAndEDMAC( void )\r
 542 {\r
 543         /* Initialisation code taken from Renesas example project. */\r
 544         \r
 545         /* TODO:    Check   bit 5   */\r
 546         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 547 \r
 548         /* Set the EDMAC interrupt priority. */\r
 549         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 550 \r
 551         /* TODO:    Check   bit 5   */\r
 552         /* Enable interrupts of interest only. */\r
 553         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 554         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 555         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 556 \r
 557         /* EDMAC */\r
 558         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 559         #ifdef __RX_LITTLE_ENDIAN__\r
 560                 EDMAC.EDMR.BIT.DE = 1;\r
 561         #endif\r
 562         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 563         EDMAC.TDLAR = ( void * ) &( xTxDescriptors[ 0 ] );      /* Initialaize Tx Descriptor List Address */\r
 564         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 565         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 566         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 567         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 568         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 569         \r
 570         /* Enable the interrupt... */\r
 571         _IEN( _ETHER_EINT ) = 1;        \r
 572 }\r
 573 /*-----------------------------------------------------------*/\r
 574 \r
 575 void vEMAC_ISR_Handler( void )\r
 576 {\r
 577 unsigned long ul = EDMAC.EESR.LONG;\r
 578 long lHigherPriorityTaskWoken = pdFALSE;\r
 579 extern QueueHandle_t xEMACEventQueue;\r
 580 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 581 \r
 582         /* Re-enabled interrupts. */\r
 583         __asm volatile( "SETPSW I" );\r
 584 \r
 585         /* Has a Tx end occurred? */\r
 586         if( ul & emacTX_END_INTERRUPT )\r
 587         {\r
 588                 /* Only return the buffer to the pool once both Txes have completed. */\r
 589                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 590                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 591         }\r
 592 \r
 593         /* Has an Rx end occurred? */\r
 594         if( ul & emacRX_END_INTERRUPT )\r
 595         {\r
 596                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 597                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 598                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 599                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 600         }\r
 601 }\r
 602 \r