git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RDK_GNURX/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V7.2.0 - Copyright (C) 2012 Real Time Engineers Ltd.\r
   3         \r
   4 \r
   5     ***************************************************************************\r
   6      *                                                                       *\r
   7      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
   8      *    Complete, revised, and edited pdf reference manuals are also       *\r
   9      *    available.                                                         *\r
  10      *                                                                       *\r
  11      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  12      *    ensuring you get running as quickly as possible and with an        *\r
  13      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  14      *    the FreeRTOS project to continue with its mission of providing     *\r
  15      *    professional grade, cross platform, de facto standard solutions    *\r
  16      *    for microcontrollers - completely free of charge!                  *\r
  17      *                                                                       *\r
  18      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  19      *                                                                       *\r
  20      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  21      *                                                                       *\r
  22     ***************************************************************************\r
  23 \r
  24 \r
  25     This file is part of the FreeRTOS distribution.\r
  26 \r
  27     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  28     the terms of the GNU General Public License (version 2) as published by the\r
  29     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  30     >>>NOTE<<< The modification to the GPL is included to allow you to\r
  31     distribute a combined work that includes FreeRTOS without being obliged to\r
  32     provide the source code for proprietary components outside of the FreeRTOS\r
  33     kernel.  FreeRTOS is distributed in the hope that it will be useful, but\r
  34     WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY\r
  35     or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for\r
  36     more details. You should have received a copy of the GNU General Public\r
  37     License and the FreeRTOS license exception along with FreeRTOS; if not it\r
  38     can be viewed here: http://www.freertos.org/a00114.html and also obtained\r
  39     by writing to Richard Barry, contact details for whom are available on the\r
  40     FreeRTOS WEB site.\r
  41 \r
  42     1 tab == 4 spaces!\r
  43     \r
  44     ***************************************************************************\r
  45      *                                                                       *\r
  46      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  47      *    not run, what could be wrong?                                      *\r
  48      *                                                                       *\r
  49      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  50      *                                                                       *\r
  51     ***************************************************************************\r
  52 \r
  53     \r
  54     http://www.FreeRTOS.org - Documentation, training, latest information, \r
  55     license and contact details.\r
  56     \r
  57     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  58     including FreeRTOS+Trace - an indispensable productivity tool.\r
  59 \r
  60     Real Time Engineers ltd license FreeRTOS to High Integrity Systems, who sell \r
  61     the code with commercial support, indemnification, and middleware, under \r
  62     the OpenRTOS brand: http://www.OpenRTOS.com.  High Integrity Systems also\r
  63     provide a safety engineered and independently SIL3 certified version under \r
  64     the SafeRTOS brand: http://www.SafeRTOS.com.\r
  65 */\r
  66 \r
  67 /* Hardware specific includes. */\r
  68 #include "iodefine.h"\r
  69 #include "typedefine.h"\r
  70 #include "r_ether.h"\r
  71 #include "phy.h"\r
  72 \r
  73 /* FreeRTOS includes. */\r
  74 #include "FreeRTOS.h"\r
  75 #include "task.h"\r
  76 #include "semphr.h"\r
  77 \r
  78 /* uIP includes. */\r
  79 #include "net/uip.h"\r
  80 \r
  81 /* The time to wait between attempts to obtain a free buffer. */\r
  82 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  83 \r
  84 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  85 up on attempting to obtain a free buffer all together. */\r
  86 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  87 \r
  88 /* The number of Rx descriptors. */\r
  89 #define emacNUM_RX_DESCRIPTORS  8\r
  90 \r
  91 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  92 more than two. */\r
  93 #define emacNUM_TX_BUFFERS      2\r
  94 \r
  95 /* The total number of EMAC buffers to allocate. */\r
  96 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  97 \r
  98 /* The time to wait for the Tx descriptor to become free. */\r
  99 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
 100 \r
 101 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 102 become free. */\r
 103 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 104 \r
 105 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 106 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 107 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 108 \r
 109 /*-----------------------------------------------------------*/\r
 110 \r
 111 /* The buffers and descriptors themselves.  */\r
 112 static volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ] __attribute__((aligned(16)));\r
 113 static volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ] __attribute__((aligned(16)));\r
 114 static char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ] __attribute__((aligned(16)));\r
 115 \r
 116 /* Used to indicate which buffers are free and which are in use.  If an index\r
 117 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 118 the buffer is in use or about to be used. */\r
 119 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 120 \r
 121 /*-----------------------------------------------------------*/\r
 122 \r
 123 /*\r
 124  * Initialise both the Rx and Tx descriptors.\r
 125  */\r
 126 static void prvInitialiseDescriptors( void );\r
 127 \r
 128 /*\r
 129  * Return a pointer to a free buffer within xEthernetBuffers.\r
 130  */\r
 131 static unsigned char *prvGetNextBuffer( void );\r
 132 \r
 133 /*\r
 134  * Return a buffer to the list of free buffers.\r
 135  */\r
 136 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 137 \r
 138 /*\r
 139  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 140  */\r
 141 static unsigned long prvCheckRxFifoStatus( void );\r
 142 \r
 143 /*\r
 144  * Setup the microcontroller for communication with the PHY.\r
 145  */\r
 146 static void prvResetMAC( void );\r
 147 \r
 148 /*\r
 149  * Configure the Ethernet interface peripherals.\r
 150  */\r
 151 static void prvConfigureEtherCAndEDMAC( void );\r
 152 \r
 153 /*\r
 154  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 155  * and descriptors.\r
 156  */\r
 157 static void prvResetEverything( void );\r
 158 \r
 159 /*\r
 160  * Handler for the EMAC peripheral.  See the documentation for this\r
 161  * port on http://www.FreeRTOS.org for more information on defining interrupt\r
 162  * handlers.\r
 163  */\r
 164 void vEMAC_ISR_Handler( void ) __attribute__((interrupt));\r
 165 \r
 166 /*-----------------------------------------------------------*/\r
 167 \r
 168 /* Points to the Rx descriptor currently in use. */\r
 169 static ethfifo *pxCurrentRxDesc = NULL;\r
 170 \r
 171 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 172 one of the Ethernet buffers when its actually in use. */\r
 173 unsigned char *uip_buf = NULL;\r
 174 \r
 175 /*-----------------------------------------------------------*/\r
 176 \r
 177 void vInitEmac( void )\r
 178 {\r
 179         /* Software reset. */\r
 180         prvResetMAC();\r
 181         \r
 182         /* Set the Rx and Tx descriptors into their initial state. */\r
 183         prvInitialiseDescriptors();\r
 184 \r
 185         /* Set the MAC address into the ETHERC */\r
 186         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 187                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 188                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 189                                         ( unsigned long ) configMAC_ADDR3;\r
 190                                         \r
 191         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 192                                                  ( unsigned long ) configMAC_ADDR5;\r
 193 \r
 194         /* Perform rest of interface hardware configuration. */\r
 195         prvConfigureEtherCAndEDMAC();\r
 196         \r
 197         /* Nothing received yet, so uip_buf points nowhere. */\r
 198         uip_buf = NULL;\r
 199 \r
 200         /* Initialize the PHY */\r
 201         phy_init();\r
 202 }\r
 203 /*-----------------------------------------------------------*/\r
 204 \r
 205 void vEMACWrite( void )\r
 206 {\r
 207 long x;\r
 208 \r
 209         /* Wait until the second transmission of the last packet has completed. */\r
 210         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 211         {\r
 212                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 213                 {\r
 214                         /* Descriptor is still active. */\r
 215                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 216                 }\r
 217                 else\r
 218                 {\r
 219                         break;\r
 220                 }\r
 221         }\r
 222         \r
 223         /* Is the descriptor free after waiting for it? */\r
 224         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 225         {\r
 226                 /* Something has gone wrong. */\r
 227                 prvResetEverything();\r
 228         }\r
 229         \r
 230         /* Setup both descriptors to transmit the frame. */\r
 231         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 232         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 233         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 234         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 235 \r
 236         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 237         for use by the stack. */\r
 238         uip_buf = prvGetNextBuffer();\r
 239 \r
 240         /* Clear previous settings and go. */\r
 241         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 242         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 243         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 244         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 245 \r
 246         EDMAC.EDTRR.LONG = 0x00000001;\r
 247 }\r
 248 /*-----------------------------------------------------------*/\r
 249 \r
 250 unsigned long ulEMACRead( void )\r
 251 {\r
 252 unsigned long ulBytesReceived;\r
 253 \r
 254         ulBytesReceived = prvCheckRxFifoStatus();\r
 255 \r
 256         if( ulBytesReceived > 0 )\r
 257         {\r
 258                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 259                 the buffer that contains the received data. */\r
 260                 prvReturnBuffer( uip_buf );\r
 261 \r
 262                 /* Point uip_buf to the data about ot be processed. */\r
 263                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 264                 \r
 265                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 266                 old descriptor. */\r
 267                 pxCurrentRxDesc->buf_p = ( char * ) prvGetNextBuffer();\r
 268 \r
 269                 /* Prepare the descriptor to go again. */\r
 270                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 271                 pxCurrentRxDesc->status |= ACT;\r
 272 \r
 273                 /* Move onto the next buffer in the ring. */\r
 274                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 275                 \r
 276                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 277                 {\r
 278                         /* Restart Ethernet if it has stopped */\r
 279                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 280                 }\r
 281         }\r
 282 \r
 283         return ulBytesReceived;\r
 284 }\r
 285 /*-----------------------------------------------------------*/\r
 286 \r
 287 long lEMACWaitForLink( void )\r
 288 {\r
 289 long lReturn;\r
 290 \r
 291         /* Set the link status. */\r
 292         switch( phy_set_autonegotiate() )\r
 293         {\r
 294                 /* Half duplex link */\r
 295                 case PHY_LINK_100H:\r
 296                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 297                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 298                                                                 lReturn = pdPASS;\r
 299                                                                 break;\r
 300 \r
 301                 case PHY_LINK_10H:\r
 302                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 303                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 304                                                                 lReturn = pdPASS;\r
 305                                                                 break;\r
 306 \r
 307 \r
 308                 /* Full duplex link */\r
 309                 case PHY_LINK_100F:\r
 310                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 311                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 312                                                                 lReturn = pdPASS;\r
 313                                                                 break;\r
 314                 \r
 315                 case PHY_LINK_10F:\r
 316                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 317                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 318                                                                 lReturn = pdPASS;\r
 319                                                                 break;\r
 320 \r
 321                 default:\r
 322                                                                 lReturn = pdFAIL;\r
 323                                                                 break;\r
 324         }\r
 325 \r
 326         if( lReturn == pdPASS )\r
 327         {\r
 328                 /* Enable receive and transmit. */\r
 329                 ETHERC.ECMR.BIT.RE = 1;\r
 330                 ETHERC.ECMR.BIT.TE = 1;\r
 331 \r
 332                 /* Enable EDMAC receive */\r
 333                 EDMAC.EDRRR.LONG = 0x1;\r
 334         }\r
 335         \r
 336         return lReturn;\r
 337 }\r
 338 /*-----------------------------------------------------------*/\r
 339 \r
 340 static void prvInitialiseDescriptors( void )\r
 341 {\r
 342 volatile ethfifo *pxDescriptor;\r
 343 long x;\r
 344 \r
 345         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 346         {\r
 347                 /* Ensure none of the buffers are shown as in use at the start. */\r
 348                 ucBufferInUse[ x ] = pdFALSE;\r
 349         }\r
 350 \r
 351         /* Initialise the Rx descriptors. */\r
 352         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 353         {\r
 354                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 355                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 356 \r
 357                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 358                 pxDescriptor->size = 0;\r
 359                 pxDescriptor->status = ACT;\r
 360                 pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ x + 1 ];  \r
 361                 \r
 362                 /* Mark this buffer as in use. */\r
 363                 ucBufferInUse[ x ] = pdTRUE;\r
 364         }\r
 365 \r
 366         /* The last descriptor points back to the start. */\r
 367         pxDescriptor->status |= DL;\r
 368         pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ 0 ];\r
 369         \r
 370         /* Initialise the Tx descriptors. */\r
 371         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 372         {\r
 373                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 374                 \r
 375                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 376                 actually required. */\r
 377                 pxDescriptor->buf_p = NULL;\r
 378 \r
 379                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 380                 pxDescriptor->size = 0;\r
 381                 pxDescriptor->status = 0;\r
 382                 pxDescriptor->next = ( struct Descriptor * ) &xTxDescriptors[ x + 1 ];  \r
 383         }\r
 384 \r
 385         /* The last descriptor points back to the start. */\r
 386         pxDescriptor->status |= DL;\r
 387         pxDescriptor->next = ( struct Descriptor * ) &( xTxDescriptors[ 0 ] );\r
 388         \r
 389         /* Use the first Rx descriptor to start with. */\r
 390         pxCurrentRxDesc = ( struct Descriptor * ) &( xRxDescriptors[ 0 ] );\r
 391 }\r
 392 /*-----------------------------------------------------------*/\r
 393 \r
 394 static unsigned char *prvGetNextBuffer( void )\r
 395 {\r
 396 long x;\r
 397 unsigned char *pucReturn = NULL;\r
 398 unsigned long ulAttempts = 0;\r
 399 \r
 400         while( pucReturn == NULL )\r
 401         {\r
 402                 /* Look through the buffers to find one that is not in use by\r
 403                 anything else. */\r
 404                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 405                 {\r
 406                         if( ucBufferInUse[ x ] == pdFALSE )\r
 407                         {\r
 408                                 ucBufferInUse[ x ] = pdTRUE;\r
 409                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 410                                 break;\r
 411                         }\r
 412                 }\r
 413 \r
 414                 /* Was a buffer found? */\r
 415                 if( pucReturn == NULL )\r
 416                 {\r
 417                         ulAttempts++;\r
 418 \r
 419                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 420                         {\r
 421                                 break;\r
 422                         }\r
 423 \r
 424                         /* Wait then look again. */\r
 425                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 426                 }\r
 427         }\r
 428 \r
 429         return pucReturn;\r
 430 }\r
 431 /*-----------------------------------------------------------*/\r
 432 \r
 433 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 434 {\r
 435 unsigned long ul;\r
 436 \r
 437         /* Return a buffer to the pool of free buffers. */\r
 438         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 439         {\r
 440                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 441                 {\r
 442                         ucBufferInUse[ ul ] = pdFALSE;\r
 443                         break;\r
 444                 }\r
 445         }\r
 446 }\r
 447 /*-----------------------------------------------------------*/\r
 448 \r
 449 static void prvResetEverything( void )\r
 450 {\r
 451         /* Temporary code just to see if this gets called.  This function has not\r
 452         been implemented. */\r
 453         portDISABLE_INTERRUPTS();\r
 454         for( ;; );\r
 455 }\r
 456 /*-----------------------------------------------------------*/\r
 457 \r
 458 static unsigned long prvCheckRxFifoStatus( void )\r
 459 {\r
 460 unsigned long ulReturn = 0;\r
 461 \r
 462         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 463         {\r
 464                 /* Current descriptor is still active. */\r
 465         }\r
 466         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 467         {\r
 468                 /* Frame error.  Clear the error. */\r
 469                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 470                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 471                 pxCurrentRxDesc->status |= ACT;\r
 472                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 473 \r
 474                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 475                 {\r
 476                         /* Restart Ethernet if it has stopped. */\r
 477                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 478                 }       \r
 479         }\r
 480         else\r
 481         {\r
 482                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 483                 the frame should always be complete. */\r
 484                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 485                 {\r
 486                         ulReturn = pxCurrentRxDesc->size;\r
 487                 }\r
 488                 else\r
 489                 {\r
 490                         /* Do not expect to get here. */\r
 491                         prvResetEverything();\r
 492                 }\r
 493         }\r
 494         \r
 495         return ulReturn;\r
 496 }\r
 497 /*-----------------------------------------------------------*/\r
 498 \r
 499 static void prvResetMAC( void )\r
 500 {\r
 501         /* Ensure the EtherC and EDMAC are enabled. */\r
 502         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 503         vTaskDelay( 100 / portTICK_RATE_MS );\r
 504         \r
 505         EDMAC.EDMR.BIT.SWR = 1; \r
 506         \r
 507         /* Crude wait for reset to complete. */\r
 508         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 509 }\r
 510 /*-----------------------------------------------------------*/\r
 511 \r
 512 static void prvConfigureEtherCAndEDMAC( void )\r
 513 {\r
 514         /* Initialisation code taken from Renesas example project. */\r
 515         \r
 516         /* TODO:    Check   bit 5   */\r
 517         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 518 \r
 519         /* Set the EDMAC interrupt priority. */\r
 520         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 521 \r
 522         /* TODO:    Check   bit 5   */\r
 523         /* Enable interrupts of interest only. */\r
 524         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 525         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 526         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 527 \r
 528         /* EDMAC */\r
 529         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 530         #ifdef __RX_LITTLE_ENDIAN__\r
 531                 EDMAC.EDMR.BIT.DE = 1;\r
 532         #endif\r
 533         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 534         EDMAC.TDLAR = ( void * ) &( xTxDescriptors[ 0 ] );      /* Initialaize Tx Descriptor List Address */\r
 535         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 536         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 537         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 538         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 539         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 540         \r
 541         /* Enable the interrupt... */\r
 542         _IEN( _ETHER_EINT ) = 1;        \r
 543 }\r
 544 /*-----------------------------------------------------------*/\r
 545 \r
 546 void vEMAC_ISR_Handler( void )\r
 547 {\r
 548 unsigned long ul = EDMAC.EESR.LONG;\r
 549 long lHigherPriorityTaskWoken = pdFALSE;\r
 550 extern xQueueHandle xEMACEventQueue;\r
 551 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 552 \r
 553         /* Re-enabled interrupts. */\r
 554         __asm volatile( "SETPSW I" );\r
 555 \r
 556         /* Has a Tx end occurred? */\r
 557         if( ul & emacTX_END_INTERRUPT )\r
 558         {\r
 559                 /* Only return the buffer to the pool once both Txes have completed. */\r
 560                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 561                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 562         }\r
 563 \r
 564         /* Has an Rx end occurred? */\r
 565         if( ul & emacRX_END_INTERRUPT )\r
 566         {\r
 567                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 568                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 569                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 570                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 571         }\r
 572 }\r
 573 \r