git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RDK_IAR/IntQueueTimer.c

   1 /*\r
   2     FreeRTOS V7.4.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not itcan be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions, \r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High \r
  67     Integrity Systems, who sell the code with commercial support, \r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69     \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety \r
  71     engineered and independently SIL3 certified version for use in safety and \r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /*\r
  76  * This file contains the non-portable and therefore RX62N specific parts of\r
  77  * the IntQueue standard demo task - namely the configuration of the timers\r
  78  * that generate the interrupts and the interrupt entry points.\r
  79  */\r
  80 \r
  81 /* Scheduler includes. */\r
  82 #include "FreeRTOS.h"\r
  83 #include "task.h"\r
  84 \r
  85 /* Demo includes. */\r
  86 #include "IntQueueTimer.h"\r
  87 #include "IntQueue.h"\r
  88 \r
  89 /* Hardware specifics. */\r
  90 #include <iorx62n.h>\r
  91 \r
  92 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )\r
  93 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )\r
  94 \r
  95 /* Handlers for the two timers used. */\r
  96 __interrupt void vT0_1InterruptHandler( void );\r
  97 __interrupt void vT2_3InterruptHandler( void );\r
  98 \r
  99 void vInitialiseTimerForIntQueueTest( void )\r
 100 {\r
 101         /* Ensure interrupts do not start until full configuration is complete. */\r
 102         portENTER_CRITICAL();\r
 103         {\r
 104                 /* Cascade two 8bit timer channels to generate the interrupts.\r
 105                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are\r
 106                 utilised for this test. */\r
 107 \r
 108                 /* Enable the timers. */\r
 109                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;\r
 110                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;\r
 111 \r
 112                 /* Enable compare match A interrupt request. */\r
 113                 TMR0.TCR.BIT.CMIEA = 1;\r
 114                 TMR2.TCR.BIT.CMIEA = 1;\r
 115 \r
 116                 /* Clear the timer on compare match A. */\r
 117                 TMR0.TCR.BIT.CCLR = 1;\r
 118                 TMR2.TCR.BIT.CCLR = 1;\r
 119 \r
 120                 /* Set the compare match value. */\r
 121                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 122                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 123 \r
 124                 /* 16 bit operation ( count from timer 1,2 ). */\r
 125                 TMR0.TCCR.BIT.CSS = 3;\r
 126                 TMR2.TCCR.BIT.CSS = 3;\r
 127         \r
 128                 /* Use PCLK as the input. */\r
 129                 TMR1.TCCR.BIT.CSS = 1;\r
 130                 TMR3.TCCR.BIT.CSS = 1;\r
 131         \r
 132                 /* Divide PCLK by 8. */\r
 133                 TMR1.TCCR.BIT.CKS = 2;\r
 134                 TMR3.TCCR.BIT.CKS = 2;\r
 135         \r
 136                 /* Enable TMR 0, 2 interrupts. */\r
 137                 IEN( TMR0, CMIA0 ) = 1;\r
 138                 IEN( TMR2, CMIA2 ) = 1;\r
 139 \r
 140                 /* Set the timer interrupts to be above the kernel.  The interrupts are\r
 141                 assigned different priorities so they nest with each other. */\r
 142                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;\r
 143                 IPR( TMR2, CMIA2 ) = ( configMAX_SYSCALL_INTERRUPT_PRIORITY - 2 );\r
 144         }\r
 145         portEXIT_CRITICAL();\r
 146         \r
 147         /* Ensure the interrupts are clear as they are edge detected. */\r
 148         IR( TMR0, CMIA0 ) = 0;\r
 149         IR( TMR2, CMIA2 ) = 0;\r
 150 }\r
 151 /*-----------------------------------------------------------*/\r
 152 \r
 153 #pragma vector = VECT_TMR0_CMIA0\r
 154 __interrupt void vT0_1InterruptHandler( void )\r
 155 {\r
 156         __enable_interrupt();\r
 157         portYIELD_FROM_ISR( xFirstTimerHandler() );\r
 158 }\r
 159 /*-----------------------------------------------------------*/\r
 160 \r
 161 #pragma vector = VECT_TMR2_CMIA2\r
 162 __interrupt void vT2_3InterruptHandler( void )\r
 163 {\r
 164         __enable_interrupt();\r
 165         portYIELD_FROM_ISR( xSecondTimerHandler() );\r
 166 }\r
 167 \r
 168 \r
 169 \r
 170 \r