git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RDK_IAR/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V8.1.2 - Copyright (C) 2014 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /* Hardware specific includes. */\r
  67 #include <iorx62n.h>\r
  68 #include "typedefine.h"\r
  69 #include "r_ether.h"\r
  70 #include "phy.h"\r
  71 \r
  72 /* FreeRTOS includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 #include "semphr.h"\r
  76 \r
  77 /* uIP includes. */\r
  78 #include "net/uip.h"\r
  79 \r
  80 /* The time to wait between attempts to obtain a free buffer. */\r
  81 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_PERIOD_MS )\r
  82 \r
  83 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  84 up on attempting to obtain a free buffer all together. */\r
  85 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  86 \r
  87 /* The number of Rx descriptors. */\r
  88 #define emacNUM_RX_DESCRIPTORS  8\r
  89 \r
  90 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  91 more than two. */\r
  92 #define emacNUM_TX_BUFFERS      2\r
  93 \r
  94 /* The total number of EMAC buffers to allocate. */\r
  95 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  96 \r
  97 /* The time to wait for the Tx descriptor to become free. */\r
  98 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_PERIOD_MS )\r
  99 \r
 100 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 101 become free. */\r
 102 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 103 \r
 104 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 105 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 106 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 107 \r
 108 /*-----------------------------------------------------------*/\r
 109 \r
 110 /* The buffers and descriptors themselves.  */\r
 111 #pragma data_alignment=32\r
 112 volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 113 \r
 114 #pragma data_alignment=32\r
 115 volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 116 \r
 117 #pragma data_alignment=32\r
 118 char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 119 \r
 120 \r
 121 /* Used to indicate which buffers are free and which are in use.  If an index\r
 122 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise\r
 123 the buffer is in use or about to be used. */\r
 124 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 125 \r
 126 /*-----------------------------------------------------------*/\r
 127 \r
 128 /*\r
 129  * Initialise both the Rx and Tx descriptors.\r
 130  */\r
 131 static void prvInitialiseDescriptors( void );\r
 132 \r
 133 /*\r
 134  * Return a pointer to a free buffer within xEthernetBuffers.\r
 135  */\r
 136 static unsigned char *prvGetNextBuffer( void );\r
 137 \r
 138 /*\r
 139  * Return a buffer to the list of free buffers.\r
 140  */\r
 141 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 142 \r
 143 /*\r
 144  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 145  */\r
 146 static unsigned long prvCheckRxFifoStatus( void );\r
 147 \r
 148 /*\r
 149  * Setup the microcontroller for communication with the PHY.\r
 150  */\r
 151 static void prvResetMAC( void );\r
 152 \r
 153 /*\r
 154  * Configure the Ethernet interface peripherals.\r
 155  */\r
 156 static void prvConfigureEtherCAndEDMAC( void );\r
 157 \r
 158 /*\r
 159  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 160  * and descriptors.\r
 161  */\r
 162 static void prvResetEverything( void );\r
 163 \r
 164 /*-----------------------------------------------------------*/\r
 165 \r
 166 /* Points to the Rx descriptor currently in use. */\r
 167 static volatile ethfifo *pxCurrentRxDesc = NULL;\r
 168 \r
 169 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 170 one of the Ethernet buffers when its actually in use. */\r
 171 unsigned char *uip_buf = NULL;\r
 172 \r
 173 /*-----------------------------------------------------------*/\r
 174 \r
 175 void vInitEmac( void )\r
 176 {\r
 177         /* Software reset. */\r
 178         prvResetMAC();\r
 179         \r
 180         /* Set the Rx and Tx descriptors into their initial state. */\r
 181         prvInitialiseDescriptors();\r
 182 \r
 183         /* Set the MAC address into the ETHERC */\r
 184         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) |\r
 185                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) |\r
 186                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) |\r
 187                                         ( unsigned long ) configMAC_ADDR3;\r
 188                                         \r
 189         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 190                                                  ( unsigned long ) configMAC_ADDR5;\r
 191 \r
 192         /* Perform rest of interface hardware configuration. */\r
 193         prvConfigureEtherCAndEDMAC();\r
 194         \r
 195         /* Nothing received yet, so uip_buf points nowhere. */\r
 196         uip_buf = NULL;\r
 197 \r
 198         /* Initialize the PHY */\r
 199         phy_init();\r
 200 }\r
 201 /*-----------------------------------------------------------*/\r
 202 \r
 203 void vEMACWrite( void )\r
 204 {\r
 205 long x;\r
 206 \r
 207         /* Wait until the second transmission of the last packet has completed. */\r
 208         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 209         {\r
 210                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 211                 {\r
 212                         /* Descriptor is still active. */\r
 213                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 214                 }\r
 215                 else\r
 216                 {\r
 217                         break;\r
 218                 }\r
 219         }\r
 220         \r
 221         /* Is the descriptor free after waiting for it? */\r
 222         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 223         {\r
 224                 /* Something has gone wrong. */\r
 225                 prvResetEverything();\r
 226         }\r
 227         \r
 228         /* Setup both descriptors to transmit the frame. */\r
 229         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 230         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 231         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 232         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 233 \r
 234         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 235         for use by the stack. */\r
 236         uip_buf = prvGetNextBuffer();\r
 237 \r
 238         /* Clear previous settings and go. */\r
 239         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 240         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 241         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 242         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 243 \r
 244         EDMAC.EDTRR.LONG = 0x00000001;\r
 245 }\r
 246 /*-----------------------------------------------------------*/\r
 247 \r
 248 unsigned long ulEMACRead( void )\r
 249 {\r
 250 unsigned long ulBytesReceived;\r
 251 \r
 252         ulBytesReceived = prvCheckRxFifoStatus();\r
 253 \r
 254         if( ulBytesReceived > 0 )\r
 255         {\r
 256                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 257                 the buffer that contains the received data. */\r
 258                 prvReturnBuffer( uip_buf );\r
 259 \r
 260                 /* Point uip_buf to the data about ot be processed. */\r
 261                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 262                 \r
 263                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 264                 old descriptor. */\r
 265                 pxCurrentRxDesc->buf_p = ( char * ) prvGetNextBuffer();\r
 266 \r
 267                 /* Prepare the descriptor to go again. */\r
 268                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 269                 pxCurrentRxDesc->status |= ACT;\r
 270 \r
 271                 /* Move onto the next buffer in the ring. */\r
 272                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 273                 \r
 274                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 275                 {\r
 276                         /* Restart Ethernet if it has stopped */\r
 277                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 278                 }\r
 279         }\r
 280 \r
 281         return ulBytesReceived;\r
 282 }\r
 283 /*-----------------------------------------------------------*/\r
 284 \r
 285 long lEMACWaitForLink( void )\r
 286 {\r
 287 long lReturn;\r
 288 \r
 289         /* Set the link status. */\r
 290         switch( phy_set_autonegotiate() )\r
 291         {\r
 292                 /* Half duplex link */\r
 293                 case PHY_LINK_100H:\r
 294                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 295                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 296                                                                 lReturn = pdPASS;\r
 297                                                                 break;\r
 298 \r
 299                 case PHY_LINK_10H:\r
 300                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 301                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 302                                                                 lReturn = pdPASS;\r
 303                                                                 break;\r
 304 \r
 305 \r
 306                 /* Full duplex link */\r
 307                 case PHY_LINK_100F:\r
 308                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 309                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 310                                                                 lReturn = pdPASS;\r
 311                                                                 break;\r
 312                 \r
 313                 case PHY_LINK_10F:\r
 314                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 315                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 316                                                                 lReturn = pdPASS;\r
 317                                                                 break;\r
 318 \r
 319                 default:\r
 320                                                                 lReturn = pdFAIL;\r
 321                                                                 break;\r
 322         }\r
 323 \r
 324         if( lReturn == pdPASS )\r
 325         {\r
 326                 /* Enable receive and transmit. */\r
 327                 ETHERC.ECMR.BIT.RE = 1;\r
 328                 ETHERC.ECMR.BIT.TE = 1;\r
 329 \r
 330                 /* Enable EDMAC receive */\r
 331                 EDMAC.EDRRR.LONG = 0x1;\r
 332         }\r
 333         \r
 334         return lReturn;\r
 335 }\r
 336 /*-----------------------------------------------------------*/\r
 337 \r
 338 static void prvInitialiseDescriptors( void )\r
 339 {\r
 340 volatile ethfifo *pxDescriptor;\r
 341 long x;\r
 342 \r
 343         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 344         {\r
 345                 /* Ensure none of the buffers are shown as in use at the start. */\r
 346                 ucBufferInUse[ x ] = pdFALSE;\r
 347         }\r
 348 \r
 349         /* Initialise the Rx descriptors. */\r
 350         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 351         {\r
 352                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 353                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 354 \r
 355                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 356                 pxDescriptor->size = 0;\r
 357                 pxDescriptor->status = ACT;\r
 358                 pxDescriptor->next = ( ethfifo * ) &xRxDescriptors[ x + 1 ];    \r
 359                 \r
 360                 /* Mark this buffer as in use. */\r
 361                 ucBufferInUse[ x ] = pdTRUE;\r
 362         }\r
 363 \r
 364         /* The last descriptor points back to the start. */\r
 365         pxDescriptor->status |= DL;\r
 366         pxDescriptor->next = ( ethfifo * ) &xRxDescriptors[ 0 ];\r
 367         \r
 368         /* Initialise the Tx descriptors. */\r
 369         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 370         {\r
 371                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 372                 \r
 373                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 374                 actually required. */\r
 375                 pxDescriptor->buf_p = NULL;\r
 376 \r
 377                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 378                 pxDescriptor->size = 0;\r
 379                 pxDescriptor->status = 0;\r
 380                 pxDescriptor->next = ( ethfifo * ) &xTxDescriptors[ x + 1 ];    \r
 381         }\r
 382 \r
 383         /* The last descriptor points back to the start. */\r
 384         pxDescriptor->status |= DL;\r
 385         pxDescriptor->next = ( ethfifo * ) &( xTxDescriptors[ 0 ] );\r
 386         \r
 387         /* Use the first Rx descriptor to start with. */\r
 388         pxCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 389 }\r
 390 /*-----------------------------------------------------------*/\r
 391 \r
 392 static unsigned char *prvGetNextBuffer( void )\r
 393 {\r
 394 long x;\r
 395 unsigned char *pucReturn = NULL;\r
 396 unsigned long ulAttempts = 0;\r
 397 \r
 398         while( pucReturn == NULL )\r
 399         {\r
 400                 /* Look through the buffers to find one that is not in use by\r
 401                 anything else. */\r
 402                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 403                 {\r
 404                         if( ucBufferInUse[ x ] == pdFALSE )\r
 405                         {\r
 406                                 ucBufferInUse[ x ] = pdTRUE;\r
 407                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 408                                 break;\r
 409                         }\r
 410                 }\r
 411 \r
 412                 /* Was a buffer found? */\r
 413                 if( pucReturn == NULL )\r
 414                 {\r
 415                         ulAttempts++;\r
 416 \r
 417                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 418                         {\r
 419                                 break;\r
 420                         }\r
 421 \r
 422                         /* Wait then look again. */\r
 423                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 424                 }\r
 425         }\r
 426 \r
 427         return pucReturn;\r
 428 }\r
 429 /*-----------------------------------------------------------*/\r
 430 \r
 431 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 432 {\r
 433 unsigned long ul;\r
 434 \r
 435         /* Return a buffer to the pool of free buffers. */\r
 436         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 437         {\r
 438                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 439                 {\r
 440                         ucBufferInUse[ ul ] = pdFALSE;\r
 441                         break;\r
 442                 }\r
 443         }\r
 444 }\r
 445 /*-----------------------------------------------------------*/\r
 446 \r
 447 static void prvResetEverything( void )\r
 448 {\r
 449         /* Temporary code just to see if this gets called.  This function has not\r
 450         been implemented. */\r
 451         portDISABLE_INTERRUPTS();\r
 452         for( ;; );\r
 453 }\r
 454 /*-----------------------------------------------------------*/\r
 455 \r
 456 static unsigned long prvCheckRxFifoStatus( void )\r
 457 {\r
 458 unsigned long ulReturn = 0;\r
 459 \r
 460         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 461         {\r
 462                 /* Current descriptor is still active. */\r
 463         }\r
 464         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 465         {\r
 466                 /* Frame error.  Clear the error. */\r
 467                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 468                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 469                 pxCurrentRxDesc->status |= ACT;\r
 470                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 471 \r
 472                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 473                 {\r
 474                         /* Restart Ethernet if it has stopped. */\r
 475                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 476                 }       \r
 477         }\r
 478         else\r
 479         {\r
 480                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 481                 the frame should always be complete. */\r
 482                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 483                 {\r
 484                         ulReturn = pxCurrentRxDesc->size;\r
 485                 }\r
 486                 else\r
 487                 {\r
 488                         /* Do not expect to get here. */\r
 489                         prvResetEverything();\r
 490                 }\r
 491         }\r
 492         \r
 493         return ulReturn;\r
 494 }\r
 495 /*-----------------------------------------------------------*/\r
 496 \r
 497 static void prvResetMAC( void )\r
 498 {\r
 499         /* Ensure the EtherC and EDMAC are enabled. */\r
 500         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 501         vTaskDelay( 100 / portTICK_PERIOD_MS );\r
 502         \r
 503         EDMAC.EDMR.BIT.SWR = 1; \r
 504         \r
 505         /* Crude wait for reset to complete. */\r
 506         vTaskDelay( 500 / portTICK_PERIOD_MS ); \r
 507 }\r
 508 /*-----------------------------------------------------------*/\r
 509 \r
 510 static void prvConfigureEtherCAndEDMAC( void )\r
 511 {\r
 512         /* Initialisation code taken from Renesas example project. */\r
 513         \r
 514         /* TODO:    Check   bit 5   */\r
 515         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 516 \r
 517         /* Set the EDMAC interrupt priority. */\r
 518         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 519 \r
 520         /* TODO:    Check   bit 5   */\r
 521         /* Enable interrupts of interest only. */\r
 522         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 523         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 524         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 525 \r
 526         /* EDMAC */\r
 527         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 528         #if __LITTLE_ENDIAN__ == 1\r
 529                 EDMAC.EDMR.BIT.DE = 1;\r
 530         #endif\r
 531         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 532         EDMAC.TDLAR = ( void * ) &( xTxDescriptors[ 0 ] );/* Initialaize Tx Descriptor List Address */\r
 533         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 534         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 535         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 536         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 537         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 538         \r
 539         /* Enable the interrupt... */\r
 540         _IEN( _ETHER_EINT ) = 1;        \r
 541 }\r
 542 /*-----------------------------------------------------------*/\r
 543 \r
 544 #pragma vector = VECT_ETHER_EINT\r
 545 __interrupt void vEMAC_ISR_Handler( void )\r
 546 {\r
 547 unsigned long ul = EDMAC.EESR.LONG;\r
 548 long lHigherPriorityTaskWoken = pdFALSE;\r
 549 extern QueueHandle_t xEMACEventQueue;\r
 550 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 551 \r
 552         __enable_interrupt();\r
 553 \r
 554         /* Has a Tx end occurred? */\r
 555         if( ul & emacTX_END_INTERRUPT )\r
 556         {\r
 557                 /* Only return the buffer to the pool once both Txes have completed. */\r
 558                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 559                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 560         }\r
 561 \r
 562         /* Has an Rx end occurred? */\r
 563         if( ul & emacRX_END_INTERRUPT )\r
 564         {\r
 565                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 566                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 567                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 568                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 569         }\r
 570 }\r
 571 \r