git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RDK_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V8.1.2 - Copyright (C) 2014 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>!   NOTE: The modification to the GPL is included to allow you to     !<<\r
  28     >>!   distribute a combined work that includes FreeRTOS without being   !<<\r
  29     >>!   obliged to provide the source code for proprietary components     !<<\r
  30     >>!   outside of the FreeRTOS kernel.                                   !<<\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /* Hardware specific includes. */\r
  67 #include "iodefine.h"\r
  68 #include "typedefine.h"\r
  69 #include "r_ether.h"\r
  70 #include "phy.h"\r
  71 \r
  72 /* FreeRTOS includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 #include "semphr.h"\r
  76 \r
  77 /* uIP includes. */\r
  78 #include "net/uip.h"\r
  79 \r
  80 /* The time to wait between attempts to obtain a free buffer. */\r
  81 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_PERIOD_MS )\r
  82 \r
  83 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  84 up on attempting to obtain a free buffer all together. */\r
  85 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  86 \r
  87 /* The number of Rx descriptors. */\r
  88 #define emacNUM_RX_DESCRIPTORS  8\r
  89 \r
  90 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  91 more than two. */\r
  92 #define emacNUM_TX_BUFFERS      2\r
  93 \r
  94 /* The total number of EMAC buffers to allocate. */\r
  95 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  96 \r
  97 /* The time to wait for the Tx descriptor to become free. */\r
  98 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_PERIOD_MS )\r
  99 \r
 100 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 101 become free. */\r
 102 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 103 \r
 104 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 105 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 106 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 107 \r
 108 /*-----------------------------------------------------------*/\r
 109 \r
 110 /* The buffers and descriptors themselves.  */\r
 111 #pragma section _RX_DESC\r
 112         volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 113 #pragma section _TX_DESC\r
 114         volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 115 #pragma section _ETHERNET_BUFFERS\r
 116         struct\r
 117         {\r
 118                 unsigned long ulAlignmentVariable;\r
 119                 char cBuffer[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 120         } xEthernetBuffers;\r
 121 #pragma section\r
 122 \r
 123 \r
 124 \r
 125 \r
 126 /* Used to indicate which buffers are free and which are in use.  If an index\r
 127 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 128 the buffer is in use or about to be used. */\r
 129 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 130 \r
 131 /*-----------------------------------------------------------*/\r
 132 \r
 133 /*\r
 134  * Initialise both the Rx and Tx descriptors.\r
 135  */\r
 136 static void prvInitialiseDescriptors( void );\r
 137 \r
 138 /*\r
 139  * Return a pointer to a free buffer within xEthernetBuffers.\r
 140  */\r
 141 static unsigned char *prvGetNextBuffer( void );\r
 142 \r
 143 /*\r
 144  * Return a buffer to the list of free buffers.\r
 145  */\r
 146 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 147 \r
 148 /*\r
 149  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 150  */\r
 151 static unsigned long prvCheckRxFifoStatus( void );\r
 152 \r
 153 /*\r
 154  * Setup the microcontroller for communication with the PHY.\r
 155  */\r
 156 static void prvResetMAC( void );\r
 157 \r
 158 /*\r
 159  * Configure the Ethernet interface peripherals.\r
 160  */\r
 161 static void prvConfigureEtherCAndEDMAC( void );\r
 162 \r
 163 /*\r
 164  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 165  * and descriptors.\r
 166  */\r
 167 static void prvResetEverything( void );\r
 168 \r
 169 /*-----------------------------------------------------------*/\r
 170 \r
 171 /* Points to the Rx descriptor currently in use. */\r
 172 static ethfifo *pxCurrentRxDesc = NULL;\r
 173 \r
 174 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 175 one of the Ethernet buffers when its actually in use. */\r
 176 unsigned char *uip_buf = NULL;\r
 177 \r
 178 /*-----------------------------------------------------------*/\r
 179 \r
 180 void vInitEmac( void )\r
 181 {\r
 182         /* Software reset. */\r
 183         prvResetMAC();\r
 184         \r
 185         /* Set the Rx and Tx descriptors into their initial state. */\r
 186         prvInitialiseDescriptors();\r
 187 \r
 188         /* Set the MAC address into the ETHERC */\r
 189         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 190                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 191                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 192                                         ( unsigned long ) configMAC_ADDR3;\r
 193                                         \r
 194         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 195                                                  ( unsigned long ) configMAC_ADDR5;\r
 196 \r
 197         /* Perform rest of interface hardware configuration. */\r
 198         prvConfigureEtherCAndEDMAC();\r
 199         \r
 200         /* Nothing received yet, so uip_buf points nowhere. */\r
 201         uip_buf = NULL;\r
 202 \r
 203         /* Initialize the PHY */\r
 204         phy_init();\r
 205 }\r
 206 /*-----------------------------------------------------------*/\r
 207 \r
 208 void vEMACWrite( void )\r
 209 {\r
 210 long x;\r
 211 \r
 212         /* Wait until the second transmission of the last packet has completed. */\r
 213         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 214         {\r
 215                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 216                 {\r
 217                         /* Descriptor is still active. */\r
 218                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 219                 }\r
 220                 else\r
 221                 {\r
 222                         break;\r
 223                 }\r
 224         }\r
 225         \r
 226         /* Is the descriptor free after waiting for it? */\r
 227         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 228         {\r
 229                 /* Something has gone wrong. */\r
 230                 prvResetEverything();\r
 231         }\r
 232         \r
 233         /* Setup both descriptors to transmit the frame. */\r
 234         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 235         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 236         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 237         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 238 \r
 239         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 240         for use by the stack. */\r
 241         uip_buf = prvGetNextBuffer();\r
 242 \r
 243         /* Clear previous settings and go. */\r
 244         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 245         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 246         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 247         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 248 \r
 249         EDMAC.EDTRR.LONG = 0x00000001;\r
 250 }\r
 251 /*-----------------------------------------------------------*/\r
 252 \r
 253 unsigned long ulEMACRead( void )\r
 254 {\r
 255 unsigned long ulBytesReceived;\r
 256 \r
 257         ulBytesReceived = prvCheckRxFifoStatus();\r
 258 \r
 259         if( ulBytesReceived > 0 )\r
 260         {\r
 261                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 262                 the buffer that contains the received data. */\r
 263                 prvReturnBuffer( uip_buf );\r
 264 \r
 265                 /* Point uip_buf to the data about ot be processed. */\r
 266                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 267                 \r
 268                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 269                 old descriptor. */\r
 270                 pxCurrentRxDesc->buf_p = prvGetNextBuffer();\r
 271 \r
 272                 /* Prepare the descriptor to go again. */\r
 273                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 274                 pxCurrentRxDesc->status |= ACT;\r
 275 \r
 276                 /* Move onto the next buffer in the ring. */\r
 277                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 278                 \r
 279                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 280                 {\r
 281                         /* Restart Ethernet if it has stopped */\r
 282                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 283                 }\r
 284         }\r
 285 \r
 286         return ulBytesReceived;\r
 287 }\r
 288 /*-----------------------------------------------------------*/\r
 289 \r
 290 long lEMACWaitForLink( void )\r
 291 {\r
 292 long lReturn;\r
 293 \r
 294         /* Set the link status. */\r
 295         switch( phy_set_autonegotiate() )\r
 296         {\r
 297                 /* Half duplex link */\r
 298                 case PHY_LINK_100H:\r
 299                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 300                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 301                                                                 lReturn = pdPASS;\r
 302                                                                 break;\r
 303 \r
 304                 case PHY_LINK_10H:\r
 305                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 306                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 307                                                                 lReturn = pdPASS;\r
 308                                                                 break;\r
 309 \r
 310 \r
 311                 /* Full duplex link */\r
 312                 case PHY_LINK_100F:\r
 313                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 314                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 315                                                                 lReturn = pdPASS;\r
 316                                                                 break;\r
 317                 \r
 318                 case PHY_LINK_10F:\r
 319                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 320                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 321                                                                 lReturn = pdPASS;\r
 322                                                                 break;\r
 323 \r
 324                 default:\r
 325                                                                 lReturn = pdFAIL;\r
 326                                                                 break;\r
 327         }\r
 328 \r
 329         if( lReturn == pdPASS )\r
 330         {\r
 331                 /* Enable receive and transmit. */\r
 332                 ETHERC.ECMR.BIT.RE = 1;\r
 333                 ETHERC.ECMR.BIT.TE = 1;\r
 334 \r
 335                 /* Enable EDMAC receive */\r
 336                 EDMAC.EDRRR.LONG = 0x1;\r
 337         }\r
 338         \r
 339         return lReturn;\r
 340 }\r
 341 /*-----------------------------------------------------------*/\r
 342 \r
 343 static void prvInitialiseDescriptors( void )\r
 344 {\r
 345 ethfifo *pxDescriptor;\r
 346 long x;\r
 347 \r
 348         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 349         {\r
 350                 /* Ensure none of the buffers are shown as in use at the start. */\r
 351                 ucBufferInUse[ x ] = pdFALSE;\r
 352         }\r
 353 \r
 354         /* Initialise the Rx descriptors. */\r
 355         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 356         {\r
 357                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 358                 pxDescriptor->buf_p = &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 359 \r
 360                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 361                 pxDescriptor->size = 0;\r
 362                 pxDescriptor->status = ACT;\r
 363                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 364                 \r
 365                 /* Mark this buffer as in use. */\r
 366                 ucBufferInUse[ x ] = pdTRUE;\r
 367         }\r
 368 \r
 369         /* The last descriptor points back to the start. */\r
 370         pxDescriptor->status |= DL;\r
 371         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 372         \r
 373         /* Initialise the Tx descriptors. */\r
 374         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 375         {\r
 376                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 377                 \r
 378                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 379                 actually required. */\r
 380                 pxDescriptor->buf_p = NULL;\r
 381 \r
 382                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 383                 pxDescriptor->size = 0;\r
 384                 pxDescriptor->status = 0;\r
 385                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 386         }\r
 387 \r
 388         /* The last descriptor points back to the start. */\r
 389         pxDescriptor->status |= DL;\r
 390         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 391         \r
 392         /* Use the first Rx descriptor to start with. */\r
 393         pxCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 394 }\r
 395 /*-----------------------------------------------------------*/\r
 396 \r
 397 static unsigned char *prvGetNextBuffer( void )\r
 398 {\r
 399 long x;\r
 400 unsigned char *pucReturn = NULL;\r
 401 unsigned long ulAttempts = 0;\r
 402 \r
 403         while( pucReturn == NULL )\r
 404         {\r
 405                 /* Look through the buffers to find one that is not in use by\r
 406                 anything else. */\r
 407                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 408                 {\r
 409                         if( ucBufferInUse[ x ] == pdFALSE )\r
 410                         {\r
 411                                 ucBufferInUse[ x ] = pdTRUE;\r
 412                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 413                                 break;\r
 414                         }\r
 415                 }\r
 416 \r
 417                 /* Was a buffer found? */\r
 418                 if( pucReturn == NULL )\r
 419                 {\r
 420                         ulAttempts++;\r
 421 \r
 422                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 423                         {\r
 424                                 break;\r
 425                         }\r
 426 \r
 427                         /* Wait then look again. */\r
 428                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 429                 }\r
 430         }\r
 431 \r
 432         return pucReturn;\r
 433 }\r
 434 /*-----------------------------------------------------------*/\r
 435 \r
 436 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 437 {\r
 438 unsigned long ul;\r
 439 \r
 440         /* Return a buffer to the pool of free buffers. */\r
 441         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 442         {\r
 443                 if( &( xEthernetBuffers.cBuffer[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 444                 {\r
 445                         ucBufferInUse[ ul ] = pdFALSE;\r
 446                         break;\r
 447                 }\r
 448         }\r
 449 }\r
 450 /*-----------------------------------------------------------*/\r
 451 \r
 452 static void prvResetEverything( void )\r
 453 {\r
 454         /* Temporary code just to see if this gets called.  This function has not\r
 455         been implemented. */\r
 456         portDISABLE_INTERRUPTS();\r
 457         for( ;; );\r
 458 }\r
 459 /*-----------------------------------------------------------*/\r
 460 \r
 461 static unsigned long prvCheckRxFifoStatus( void )\r
 462 {\r
 463 unsigned long ulReturn = 0;\r
 464 \r
 465         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 466         {\r
 467                 /* Current descriptor is still active. */\r
 468         }\r
 469         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 470         {\r
 471                 /* Frame error.  Clear the error. */\r
 472                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 473                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 474                 pxCurrentRxDesc->status |= ACT;\r
 475                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 476 \r
 477                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 478                 {\r
 479                         /* Restart Ethernet if it has stopped. */\r
 480                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 481                 }       \r
 482         }\r
 483         else\r
 484         {\r
 485                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 486                 the frame should always be complete. */\r
 487                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 488                 {\r
 489                         ulReturn = pxCurrentRxDesc->size;\r
 490                 }\r
 491                 else\r
 492                 {\r
 493                         /* Do not expect to get here. */\r
 494                         prvResetEverything();\r
 495                 }\r
 496         }\r
 497         \r
 498         return ulReturn;\r
 499 }\r
 500 /*-----------------------------------------------------------*/\r
 501 \r
 502 static void prvResetMAC( void )\r
 503 {\r
 504         /* Ensure the EtherC and EDMAC are enabled. */\r
 505         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 506         vTaskDelay( 100 / portTICK_PERIOD_MS );\r
 507         \r
 508         EDMAC.EDMR.BIT.SWR = 1; \r
 509         \r
 510         /* Crude wait for reset to complete. */\r
 511         vTaskDelay( 500 / portTICK_PERIOD_MS ); \r
 512 }\r
 513 /*-----------------------------------------------------------*/\r
 514 \r
 515 static void prvConfigureEtherCAndEDMAC( void )\r
 516 {\r
 517         /* Initialisation code taken from Renesas example project. */\r
 518         \r
 519         /* TODO:    Check   bit 5   */\r
 520         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 521 \r
 522         /* Set the EDMAC interrupt priority. */\r
 523         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 524 \r
 525         /* Enable interrupts of interest only. */\r
 526         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 527         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 528         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 529 \r
 530         /* EDMAC */\r
 531         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 532         #ifdef __LIT\r
 533                 EDMAC.EDMR.BIT.DE = 1;\r
 534         #endif\r
 535         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 536         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 537         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 538         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 539         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 540         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 541         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 542                 \r
 543         /* Enable the interrupt... */\r
 544         _IEN( _ETHER_EINT ) = 1;        \r
 545 }\r
 546 /*-----------------------------------------------------------*/\r
 547 \r
 548 #pragma interrupt ( vEMAC_ISR_Handler( vect = VECT_ETHER_EINT, enable ) )\r
 549 void vEMAC_ISR_Handler( void )\r
 550 {\r
 551 unsigned long ul = EDMAC.EESR.LONG;\r
 552 long lHigherPriorityTaskWoken = pdFALSE;\r
 553 extern QueueHandle_t xEMACEventQueue;\r
 554 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 555 \r
 556         /* Has a Tx end occurred? */\r
 557         if( ul & emacTX_END_INTERRUPT )\r
 558         {\r
 559                 /* Only return the buffer to the pool once both Txes have completed. */\r
 560                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 561                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 562         }\r
 563 \r
 564         /* Has an Rx end occurred? */\r
 565         if( ul & emacRX_END_INTERRUPT )\r
 566         {\r
 567                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 568                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 569                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 570                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 571         }\r
 572 }\r
 573 \r