git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RDK_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V7.4.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not itcan be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions, \r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High \r
  67     Integrity Systems, who sell the code with commercial support, \r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69     \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety \r
  71     engineered and independently SIL3 certified version for use in safety and \r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /* Hardware specific includes. */\r
  76 #include "iodefine.h"\r
  77 #include "typedefine.h"\r
  78 #include "r_ether.h"\r
  79 #include "phy.h"\r
  80 \r
  81 /* FreeRTOS includes. */\r
  82 #include "FreeRTOS.h"\r
  83 #include "task.h"\r
  84 #include "semphr.h"\r
  85 \r
  86 /* uIP includes. */\r
  87 #include "net/uip.h"\r
  88 \r
  89 /* The time to wait between attempts to obtain a free buffer. */\r
  90 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  91 \r
  92 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  93 up on attempting to obtain a free buffer all together. */\r
  94 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  95 \r
  96 /* The number of Rx descriptors. */\r
  97 #define emacNUM_RX_DESCRIPTORS  8\r
  98 \r
  99 /* The number of Tx descriptors.  When using uIP there is not point in having\r
 100 more than two. */\r
 101 #define emacNUM_TX_BUFFERS      2\r
 102 \r
 103 /* The total number of EMAC buffers to allocate. */\r
 104 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
 105 \r
 106 /* The time to wait for the Tx descriptor to become free. */\r
 107 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
 108 \r
 109 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 110 become free. */\r
 111 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 112 \r
 113 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 114 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 115 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 116 \r
 117 /*-----------------------------------------------------------*/\r
 118 \r
 119 /* The buffers and descriptors themselves.  */\r
 120 #pragma section _RX_DESC\r
 121         volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 122 #pragma section _TX_DESC\r
 123         volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 124 #pragma section _ETHERNET_BUFFERS\r
 125         struct\r
 126         {\r
 127                 unsigned long ulAlignmentVariable;\r
 128                 char cBuffer[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 129         } xEthernetBuffers;\r
 130 #pragma section\r
 131 \r
 132 \r
 133 \r
 134 \r
 135 /* Used to indicate which buffers are free and which are in use.  If an index\r
 136 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 137 the buffer is in use or about to be used. */\r
 138 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 139 \r
 140 /*-----------------------------------------------------------*/\r
 141 \r
 142 /*\r
 143  * Initialise both the Rx and Tx descriptors.\r
 144  */\r
 145 static void prvInitialiseDescriptors( void );\r
 146 \r
 147 /*\r
 148  * Return a pointer to a free buffer within xEthernetBuffers.\r
 149  */\r
 150 static unsigned char *prvGetNextBuffer( void );\r
 151 \r
 152 /*\r
 153  * Return a buffer to the list of free buffers.\r
 154  */\r
 155 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 156 \r
 157 /*\r
 158  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 159  */\r
 160 static unsigned long prvCheckRxFifoStatus( void );\r
 161 \r
 162 /*\r
 163  * Setup the microcontroller for communication with the PHY.\r
 164  */\r
 165 static void prvResetMAC( void );\r
 166 \r
 167 /*\r
 168  * Configure the Ethernet interface peripherals.\r
 169  */\r
 170 static void prvConfigureEtherCAndEDMAC( void );\r
 171 \r
 172 /*\r
 173  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 174  * and descriptors.\r
 175  */\r
 176 static void prvResetEverything( void );\r
 177 \r
 178 /*-----------------------------------------------------------*/\r
 179 \r
 180 /* Points to the Rx descriptor currently in use. */\r
 181 static ethfifo *pxCurrentRxDesc = NULL;\r
 182 \r
 183 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 184 one of the Ethernet buffers when its actually in use. */\r
 185 unsigned char *uip_buf = NULL;\r
 186 \r
 187 /*-----------------------------------------------------------*/\r
 188 \r
 189 void vInitEmac( void )\r
 190 {\r
 191         /* Software reset. */\r
 192         prvResetMAC();\r
 193         \r
 194         /* Set the Rx and Tx descriptors into their initial state. */\r
 195         prvInitialiseDescriptors();\r
 196 \r
 197         /* Set the MAC address into the ETHERC */\r
 198         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 199                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 200                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 201                                         ( unsigned long ) configMAC_ADDR3;\r
 202                                         \r
 203         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 204                                                  ( unsigned long ) configMAC_ADDR5;\r
 205 \r
 206         /* Perform rest of interface hardware configuration. */\r
 207         prvConfigureEtherCAndEDMAC();\r
 208         \r
 209         /* Nothing received yet, so uip_buf points nowhere. */\r
 210         uip_buf = NULL;\r
 211 \r
 212         /* Initialize the PHY */\r
 213         phy_init();\r
 214 }\r
 215 /*-----------------------------------------------------------*/\r
 216 \r
 217 void vEMACWrite( void )\r
 218 {\r
 219 long x;\r
 220 \r
 221         /* Wait until the second transmission of the last packet has completed. */\r
 222         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 223         {\r
 224                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 225                 {\r
 226                         /* Descriptor is still active. */\r
 227                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 228                 }\r
 229                 else\r
 230                 {\r
 231                         break;\r
 232                 }\r
 233         }\r
 234         \r
 235         /* Is the descriptor free after waiting for it? */\r
 236         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 237         {\r
 238                 /* Something has gone wrong. */\r
 239                 prvResetEverything();\r
 240         }\r
 241         \r
 242         /* Setup both descriptors to transmit the frame. */\r
 243         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 244         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 245         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 246         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 247 \r
 248         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 249         for use by the stack. */\r
 250         uip_buf = prvGetNextBuffer();\r
 251 \r
 252         /* Clear previous settings and go. */\r
 253         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 254         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 255         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 256         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 257 \r
 258         EDMAC.EDTRR.LONG = 0x00000001;\r
 259 }\r
 260 /*-----------------------------------------------------------*/\r
 261 \r
 262 unsigned long ulEMACRead( void )\r
 263 {\r
 264 unsigned long ulBytesReceived;\r
 265 \r
 266         ulBytesReceived = prvCheckRxFifoStatus();\r
 267 \r
 268         if( ulBytesReceived > 0 )\r
 269         {\r
 270                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 271                 the buffer that contains the received data. */\r
 272                 prvReturnBuffer( uip_buf );\r
 273 \r
 274                 /* Point uip_buf to the data about ot be processed. */\r
 275                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 276                 \r
 277                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 278                 old descriptor. */\r
 279                 pxCurrentRxDesc->buf_p = prvGetNextBuffer();\r
 280 \r
 281                 /* Prepare the descriptor to go again. */\r
 282                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 283                 pxCurrentRxDesc->status |= ACT;\r
 284 \r
 285                 /* Move onto the next buffer in the ring. */\r
 286                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 287                 \r
 288                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 289                 {\r
 290                         /* Restart Ethernet if it has stopped */\r
 291                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 292                 }\r
 293         }\r
 294 \r
 295         return ulBytesReceived;\r
 296 }\r
 297 /*-----------------------------------------------------------*/\r
 298 \r
 299 long lEMACWaitForLink( void )\r
 300 {\r
 301 long lReturn;\r
 302 \r
 303         /* Set the link status. */\r
 304         switch( phy_set_autonegotiate() )\r
 305         {\r
 306                 /* Half duplex link */\r
 307                 case PHY_LINK_100H:\r
 308                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 309                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 310                                                                 lReturn = pdPASS;\r
 311                                                                 break;\r
 312 \r
 313                 case PHY_LINK_10H:\r
 314                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 315                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 316                                                                 lReturn = pdPASS;\r
 317                                                                 break;\r
 318 \r
 319 \r
 320                 /* Full duplex link */\r
 321                 case PHY_LINK_100F:\r
 322                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 323                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 324                                                                 lReturn = pdPASS;\r
 325                                                                 break;\r
 326                 \r
 327                 case PHY_LINK_10F:\r
 328                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 329                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 330                                                                 lReturn = pdPASS;\r
 331                                                                 break;\r
 332 \r
 333                 default:\r
 334                                                                 lReturn = pdFAIL;\r
 335                                                                 break;\r
 336         }\r
 337 \r
 338         if( lReturn == pdPASS )\r
 339         {\r
 340                 /* Enable receive and transmit. */\r
 341                 ETHERC.ECMR.BIT.RE = 1;\r
 342                 ETHERC.ECMR.BIT.TE = 1;\r
 343 \r
 344                 /* Enable EDMAC receive */\r
 345                 EDMAC.EDRRR.LONG = 0x1;\r
 346         }\r
 347         \r
 348         return lReturn;\r
 349 }\r
 350 /*-----------------------------------------------------------*/\r
 351 \r
 352 static void prvInitialiseDescriptors( void )\r
 353 {\r
 354 ethfifo *pxDescriptor;\r
 355 long x;\r
 356 \r
 357         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 358         {\r
 359                 /* Ensure none of the buffers are shown as in use at the start. */\r
 360                 ucBufferInUse[ x ] = pdFALSE;\r
 361         }\r
 362 \r
 363         /* Initialise the Rx descriptors. */\r
 364         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 365         {\r
 366                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 367                 pxDescriptor->buf_p = &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 368 \r
 369                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 370                 pxDescriptor->size = 0;\r
 371                 pxDescriptor->status = ACT;\r
 372                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 373                 \r
 374                 /* Mark this buffer as in use. */\r
 375                 ucBufferInUse[ x ] = pdTRUE;\r
 376         }\r
 377 \r
 378         /* The last descriptor points back to the start. */\r
 379         pxDescriptor->status |= DL;\r
 380         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 381         \r
 382         /* Initialise the Tx descriptors. */\r
 383         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 384         {\r
 385                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 386                 \r
 387                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 388                 actually required. */\r
 389                 pxDescriptor->buf_p = NULL;\r
 390 \r
 391                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 392                 pxDescriptor->size = 0;\r
 393                 pxDescriptor->status = 0;\r
 394                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 395         }\r
 396 \r
 397         /* The last descriptor points back to the start. */\r
 398         pxDescriptor->status |= DL;\r
 399         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 400         \r
 401         /* Use the first Rx descriptor to start with. */\r
 402         pxCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 403 }\r
 404 /*-----------------------------------------------------------*/\r
 405 \r
 406 static unsigned char *prvGetNextBuffer( void )\r
 407 {\r
 408 long x;\r
 409 unsigned char *pucReturn = NULL;\r
 410 unsigned long ulAttempts = 0;\r
 411 \r
 412         while( pucReturn == NULL )\r
 413         {\r
 414                 /* Look through the buffers to find one that is not in use by\r
 415                 anything else. */\r
 416                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 417                 {\r
 418                         if( ucBufferInUse[ x ] == pdFALSE )\r
 419                         {\r
 420                                 ucBufferInUse[ x ] = pdTRUE;\r
 421                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 422                                 break;\r
 423                         }\r
 424                 }\r
 425 \r
 426                 /* Was a buffer found? */\r
 427                 if( pucReturn == NULL )\r
 428                 {\r
 429                         ulAttempts++;\r
 430 \r
 431                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 432                         {\r
 433                                 break;\r
 434                         }\r
 435 \r
 436                         /* Wait then look again. */\r
 437                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 438                 }\r
 439         }\r
 440 \r
 441         return pucReturn;\r
 442 }\r
 443 /*-----------------------------------------------------------*/\r
 444 \r
 445 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 446 {\r
 447 unsigned long ul;\r
 448 \r
 449         /* Return a buffer to the pool of free buffers. */\r
 450         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 451         {\r
 452                 if( &( xEthernetBuffers.cBuffer[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 453                 {\r
 454                         ucBufferInUse[ ul ] = pdFALSE;\r
 455                         break;\r
 456                 }\r
 457         }\r
 458 }\r
 459 /*-----------------------------------------------------------*/\r
 460 \r
 461 static void prvResetEverything( void )\r
 462 {\r
 463         /* Temporary code just to see if this gets called.  This function has not\r
 464         been implemented. */\r
 465         portDISABLE_INTERRUPTS();\r
 466         for( ;; );\r
 467 }\r
 468 /*-----------------------------------------------------------*/\r
 469 \r
 470 static unsigned long prvCheckRxFifoStatus( void )\r
 471 {\r
 472 unsigned long ulReturn = 0;\r
 473 \r
 474         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 475         {\r
 476                 /* Current descriptor is still active. */\r
 477         }\r
 478         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 479         {\r
 480                 /* Frame error.  Clear the error. */\r
 481                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 482                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 483                 pxCurrentRxDesc->status |= ACT;\r
 484                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 485 \r
 486                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 487                 {\r
 488                         /* Restart Ethernet if it has stopped. */\r
 489                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 490                 }       \r
 491         }\r
 492         else\r
 493         {\r
 494                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 495                 the frame should always be complete. */\r
 496                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 497                 {\r
 498                         ulReturn = pxCurrentRxDesc->size;\r
 499                 }\r
 500                 else\r
 501                 {\r
 502                         /* Do not expect to get here. */\r
 503                         prvResetEverything();\r
 504                 }\r
 505         }\r
 506         \r
 507         return ulReturn;\r
 508 }\r
 509 /*-----------------------------------------------------------*/\r
 510 \r
 511 static void prvResetMAC( void )\r
 512 {\r
 513         /* Ensure the EtherC and EDMAC are enabled. */\r
 514         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 515         vTaskDelay( 100 / portTICK_RATE_MS );\r
 516         \r
 517         EDMAC.EDMR.BIT.SWR = 1; \r
 518         \r
 519         /* Crude wait for reset to complete. */\r
 520         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 521 }\r
 522 /*-----------------------------------------------------------*/\r
 523 \r
 524 static void prvConfigureEtherCAndEDMAC( void )\r
 525 {\r
 526         /* Initialisation code taken from Renesas example project. */\r
 527         \r
 528         /* TODO:    Check   bit 5   */\r
 529         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 530 \r
 531         /* Set the EDMAC interrupt priority. */\r
 532         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 533 \r
 534         /* Enable interrupts of interest only. */\r
 535         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 536         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 537         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 538 \r
 539         /* EDMAC */\r
 540         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 541         #ifdef __LIT\r
 542                 EDMAC.EDMR.BIT.DE = 1;\r
 543         #endif\r
 544         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 545         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 546         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 547         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 548         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 549         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 550         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 551                 \r
 552         /* Enable the interrupt... */\r
 553         _IEN( _ETHER_EINT ) = 1;        \r
 554 }\r
 555 /*-----------------------------------------------------------*/\r
 556 \r
 557 #pragma interrupt ( vEMAC_ISR_Handler( vect = VECT_ETHER_EINT, enable ) )\r
 558 void vEMAC_ISR_Handler( void )\r
 559 {\r
 560 unsigned long ul = EDMAC.EESR.LONG;\r
 561 long lHigherPriorityTaskWoken = pdFALSE;\r
 562 extern xQueueHandle xEMACEventQueue;\r
 563 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 564 \r
 565         /* Has a Tx end occurred? */\r
 566         if( ul & emacTX_END_INTERRUPT )\r
 567         {\r
 568                 /* Only return the buffer to the pool once both Txes have completed. */\r
 569                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 570                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 571         }\r
 572 \r
 573         /* Has an Rx end occurred? */\r
 574         if( ul & emacRX_END_INTERRUPT )\r
 575         {\r
 576                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 577                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 578                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 579                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 580         }\r
 581 }\r
 582 \r