git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RSK_GNURX/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V7.6.0 - Copyright (C) 2013 Real Time Engineers Ltd. \r
   3     All rights reserved\r
   4 \r
   5     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS provides completely free yet professionally developed,    *\r
  10      *    robust, strictly quality controlled, supported, and cross          *\r
  11      *    platform software that has become a de facto standard.             *\r
  12      *                                                                       *\r
  13      *    Help yourself get started quickly and support the FreeRTOS         *\r
  14      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  15      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  16      *                                                                       *\r
  17      *    Thank you!                                                         *\r
  18      *                                                                       *\r
  19     ***************************************************************************\r
  20 \r
  21     This file is part of the FreeRTOS distribution.\r
  22 \r
  23     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  24     the terms of the GNU General Public License (version 2) as published by the\r
  25     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  26 \r
  27     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  28     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  29     >>! the source code for proprietary components outside of the FreeRTOS\r
  30     >>! kernel.\r
  31 \r
  32     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  33     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  34     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  35     link: http://www.freertos.org/a00114.html\r
  36 \r
  37     1 tab == 4 spaces!\r
  38 \r
  39     ***************************************************************************\r
  40      *                                                                       *\r
  41      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  42      *    not run, what could be wrong?"                                     *\r
  43      *                                                                       *\r
  44      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  45      *                                                                       *\r
  46     ***************************************************************************\r
  47 \r
  48     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  49     license and Real Time Engineers Ltd. contact details.\r
  50 \r
  51     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  52     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  53     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  54 \r
  55     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  56     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  57     licenses offer ticketed support, indemnification and middleware.\r
  58 \r
  59     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  60     engineered and independently SIL3 certified version for use in safety and\r
  61     mission critical applications that require provable dependability.\r
  62 \r
  63     1 tab == 4 spaces!\r
  64 */\r
  65 \r
  66 /* Hardware specific includes. */\r
  67 #include "iodefine.h"\r
  68 #include "typedefine.h"\r
  69 #include "r_ether.h"\r
  70 #include "phy.h"\r
  71 \r
  72 /* FreeRTOS includes. */\r
  73 #include "FreeRTOS.h"\r
  74 #include "task.h"\r
  75 #include "semphr.h"\r
  76 \r
  77 /* uIP includes. */\r
  78 #include "net/uip.h"\r
  79 \r
  80 /* The time to wait between attempts to obtain a free buffer. */\r
  81 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  82 \r
  83 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  84 up on attempting to obtain a free buffer all together. */\r
  85 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  86 \r
  87 /* The number of Rx descriptors. */\r
  88 #define emacNUM_RX_DESCRIPTORS  8\r
  89 \r
  90 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  91 more than two. */\r
  92 #define emacNUM_TX_BUFFERS      2\r
  93 \r
  94 /* The total number of EMAC buffers to allocate. */\r
  95 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
  96 \r
  97 /* The time to wait for the Tx descriptor to become free. */\r
  98 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
  99 \r
 100 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 101 become free. */\r
 102 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 103 \r
 104 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 105 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 106 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 107 \r
 108 /*-----------------------------------------------------------*/\r
 109 \r
 110 /* The buffers and descriptors themselves.  */\r
 111 static volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ] __attribute__((aligned(16)));\r
 112 static volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ] __attribute__((aligned(16)));\r
 113 static char xEthernetBuffers[ emacNUM_BUFFERS ][ UIP_BUFSIZE ] __attribute__((aligned(16)));\r
 114 \r
 115 /* Used to indicate which buffers are free and which are in use.  If an index\r
 116 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 117 the buffer is in use or about to be used. */\r
 118 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 119 \r
 120 /*-----------------------------------------------------------*/\r
 121 \r
 122 /*\r
 123  * Initialise both the Rx and Tx descriptors.\r
 124  */\r
 125 static void prvInitialiseDescriptors( void );\r
 126 \r
 127 /*\r
 128  * Return a pointer to a free buffer within xEthernetBuffers.\r
 129  */\r
 130 static unsigned char *prvGetNextBuffer( void );\r
 131 \r
 132 /*\r
 133  * Return a buffer to the list of free buffers.\r
 134  */\r
 135 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 136 \r
 137 /*\r
 138  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 139  */\r
 140 static unsigned long prvCheckRxFifoStatus( void );\r
 141 \r
 142 /*\r
 143  * Setup the microcontroller for communication with the PHY.\r
 144  */\r
 145 static void prvResetMAC( void );\r
 146 \r
 147 /*\r
 148  * Configure the Ethernet interface peripherals.\r
 149  */\r
 150 static void prvConfigureEtherCAndEDMAC( void );\r
 151 \r
 152 /*\r
 153  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 154  * and descriptors.\r
 155  */\r
 156 static void prvResetEverything( void );\r
 157 \r
 158 /*\r
 159  * Handler for the EMAC peripheral.  See the documentation for this\r
 160  * port on http://www.FreeRTOS.org for more information on defining interrupt\r
 161  * handlers.\r
 162  */\r
 163 void vEMAC_ISR_Handler( void ) __attribute__((interrupt));\r
 164 \r
 165 /*-----------------------------------------------------------*/\r
 166 \r
 167 /* Points to the Rx descriptor currently in use. */\r
 168 static ethfifo *pxCurrentRxDesc = NULL;\r
 169 \r
 170 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 171 one of the Ethernet buffers when its actually in use. */\r
 172 unsigned char *uip_buf = NULL;\r
 173 \r
 174 /*-----------------------------------------------------------*/\r
 175 \r
 176 void vInitEmac( void )\r
 177 {\r
 178         /* Software reset. */\r
 179         prvResetMAC();\r
 180         \r
 181         /* Set the Rx and Tx descriptors into their initial state. */\r
 182         prvInitialiseDescriptors();\r
 183 \r
 184         /* Set the MAC address into the ETHERC */\r
 185         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 186                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 187                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 188                                         ( unsigned long ) configMAC_ADDR3;\r
 189                                         \r
 190         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 191                                                  ( unsigned long ) configMAC_ADDR5;\r
 192 \r
 193         /* Perform rest of interface hardware configuration. */\r
 194         prvConfigureEtherCAndEDMAC();\r
 195         \r
 196         /* Nothing received yet, so uip_buf points nowhere. */\r
 197         uip_buf = NULL;\r
 198 \r
 199         /* Initialize the PHY */\r
 200         phy_init();\r
 201 }\r
 202 /*-----------------------------------------------------------*/\r
 203 \r
 204 void vEMACWrite( void )\r
 205 {\r
 206 long x;\r
 207 \r
 208         /* Wait until the second transmission of the last packet has completed. */\r
 209         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 210         {\r
 211                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 212                 {\r
 213                         /* Descriptor is still active. */\r
 214                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 215                 }\r
 216                 else\r
 217                 {\r
 218                         break;\r
 219                 }\r
 220         }\r
 221         \r
 222         /* Is the descriptor free after waiting for it? */\r
 223         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 224         {\r
 225                 /* Something has gone wrong. */\r
 226                 prvResetEverything();\r
 227         }\r
 228         \r
 229         /* Setup both descriptors to transmit the frame. */\r
 230         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 231         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 232         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 233         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 234 \r
 235         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 236         for use by the stack. */\r
 237         uip_buf = prvGetNextBuffer();\r
 238 \r
 239         /* Clear previous settings and go. */\r
 240         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 241         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 242         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 243         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 244 \r
 245         EDMAC.EDTRR.LONG = 0x00000001;\r
 246 }\r
 247 /*-----------------------------------------------------------*/\r
 248 \r
 249 unsigned long ulEMACRead( void )\r
 250 {\r
 251 unsigned long ulBytesReceived;\r
 252 \r
 253         ulBytesReceived = prvCheckRxFifoStatus();\r
 254 \r
 255         if( ulBytesReceived > 0 )\r
 256         {\r
 257                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 258                 the buffer that contains the received data. */\r
 259                 prvReturnBuffer( uip_buf );\r
 260 \r
 261                 /* Point uip_buf to the data about ot be processed. */\r
 262                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 263                 \r
 264                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 265                 old descriptor. */\r
 266                 pxCurrentRxDesc->buf_p = ( char * ) prvGetNextBuffer();\r
 267 \r
 268                 /* Prepare the descriptor to go again. */\r
 269                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 270                 pxCurrentRxDesc->status |= ACT;\r
 271 \r
 272                 /* Move onto the next buffer in the ring. */\r
 273                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 274                 \r
 275                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 276                 {\r
 277                         /* Restart Ethernet if it has stopped */\r
 278                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 279                 }\r
 280         }\r
 281 \r
 282         return ulBytesReceived;\r
 283 }\r
 284 /*-----------------------------------------------------------*/\r
 285 \r
 286 long lEMACWaitForLink( void )\r
 287 {\r
 288 long lReturn;\r
 289 \r
 290         /* Set the link status. */\r
 291         switch( phy_set_autonegotiate() )\r
 292         {\r
 293                 /* Half duplex link */\r
 294                 case PHY_LINK_100H:\r
 295                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 296                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 297                                                                 lReturn = pdPASS;\r
 298                                                                 break;\r
 299 \r
 300                 case PHY_LINK_10H:\r
 301                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 302                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 303                                                                 lReturn = pdPASS;\r
 304                                                                 break;\r
 305 \r
 306 \r
 307                 /* Full duplex link */\r
 308                 case PHY_LINK_100F:\r
 309                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 310                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 311                                                                 lReturn = pdPASS;\r
 312                                                                 break;\r
 313                 \r
 314                 case PHY_LINK_10F:\r
 315                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 316                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 317                                                                 lReturn = pdPASS;\r
 318                                                                 break;\r
 319 \r
 320                 default:\r
 321                                                                 lReturn = pdFAIL;\r
 322                                                                 break;\r
 323         }\r
 324 \r
 325         if( lReturn == pdPASS )\r
 326         {\r
 327                 /* Enable receive and transmit. */\r
 328                 ETHERC.ECMR.BIT.RE = 1;\r
 329                 ETHERC.ECMR.BIT.TE = 1;\r
 330 \r
 331                 /* Enable EDMAC receive */\r
 332                 EDMAC.EDRRR.LONG = 0x1;\r
 333         }\r
 334         \r
 335         return lReturn;\r
 336 }\r
 337 /*-----------------------------------------------------------*/\r
 338 \r
 339 static void prvInitialiseDescriptors( void )\r
 340 {\r
 341 volatile ethfifo *pxDescriptor;\r
 342 long x;\r
 343 \r
 344         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 345         {\r
 346                 /* Ensure none of the buffers are shown as in use at the start. */\r
 347                 ucBufferInUse[ x ] = pdFALSE;\r
 348         }\r
 349 \r
 350         /* Initialise the Rx descriptors. */\r
 351         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 352         {\r
 353                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 354                 pxDescriptor->buf_p = &( xEthernetBuffers[ x ][ 0 ] );\r
 355 \r
 356                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 357                 pxDescriptor->size = 0;\r
 358                 pxDescriptor->status = ACT;\r
 359                 pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ x + 1 ];  \r
 360                 \r
 361                 /* Mark this buffer as in use. */\r
 362                 ucBufferInUse[ x ] = pdTRUE;\r
 363         }\r
 364 \r
 365         /* The last descriptor points back to the start. */\r
 366         pxDescriptor->status |= DL;\r
 367         pxDescriptor->next = ( struct Descriptor * ) &xRxDescriptors[ 0 ];\r
 368         \r
 369         /* Initialise the Tx descriptors. */\r
 370         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 371         {\r
 372                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 373                 \r
 374                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 375                 actually required. */\r
 376                 pxDescriptor->buf_p = NULL;\r
 377 \r
 378                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 379                 pxDescriptor->size = 0;\r
 380                 pxDescriptor->status = 0;\r
 381                 pxDescriptor->next = ( struct Descriptor * ) &xTxDescriptors[ x + 1 ];  \r
 382         }\r
 383 \r
 384         /* The last descriptor points back to the start. */\r
 385         pxDescriptor->status |= DL;\r
 386         pxDescriptor->next = ( struct Descriptor * ) &( xTxDescriptors[ 0 ] );\r
 387         \r
 388         /* Use the first Rx descriptor to start with. */\r
 389         pxCurrentRxDesc = ( struct Descriptor * ) &( xRxDescriptors[ 0 ] );\r
 390 }\r
 391 /*-----------------------------------------------------------*/\r
 392 \r
 393 static unsigned char *prvGetNextBuffer( void )\r
 394 {\r
 395 long x;\r
 396 unsigned char *pucReturn = NULL;\r
 397 unsigned long ulAttempts = 0;\r
 398 \r
 399         while( pucReturn == NULL )\r
 400         {\r
 401                 /* Look through the buffers to find one that is not in use by\r
 402                 anything else. */\r
 403                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 404                 {\r
 405                         if( ucBufferInUse[ x ] == pdFALSE )\r
 406                         {\r
 407                                 ucBufferInUse[ x ] = pdTRUE;\r
 408                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers[ x ][ 0 ] );\r
 409                                 break;\r
 410                         }\r
 411                 }\r
 412 \r
 413                 /* Was a buffer found? */\r
 414                 if( pucReturn == NULL )\r
 415                 {\r
 416                         ulAttempts++;\r
 417 \r
 418                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 419                         {\r
 420                                 break;\r
 421                         }\r
 422 \r
 423                         /* Wait then look again. */\r
 424                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 425                 }\r
 426         }\r
 427 \r
 428         return pucReturn;\r
 429 }\r
 430 /*-----------------------------------------------------------*/\r
 431 \r
 432 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 433 {\r
 434 unsigned long ul;\r
 435 \r
 436         /* Return a buffer to the pool of free buffers. */\r
 437         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 438         {\r
 439                 if( &( xEthernetBuffers[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 440                 {\r
 441                         ucBufferInUse[ ul ] = pdFALSE;\r
 442                         break;\r
 443                 }\r
 444         }\r
 445 }\r
 446 /*-----------------------------------------------------------*/\r
 447 \r
 448 static void prvResetEverything( void )\r
 449 {\r
 450         /* Temporary code just to see if this gets called.  This function has not\r
 451         been implemented. */\r
 452         portDISABLE_INTERRUPTS();\r
 453         for( ;; );\r
 454 }\r
 455 /*-----------------------------------------------------------*/\r
 456 \r
 457 static unsigned long prvCheckRxFifoStatus( void )\r
 458 {\r
 459 unsigned long ulReturn = 0;\r
 460 \r
 461         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 462         {\r
 463                 /* Current descriptor is still active. */\r
 464         }\r
 465         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 466         {\r
 467                 /* Frame error.  Clear the error. */\r
 468                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 469                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 470                 pxCurrentRxDesc->status |= ACT;\r
 471                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 472 \r
 473                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 474                 {\r
 475                         /* Restart Ethernet if it has stopped. */\r
 476                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 477                 }       \r
 478         }\r
 479         else\r
 480         {\r
 481                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 482                 the frame should always be complete. */\r
 483                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 484                 {\r
 485                         ulReturn = pxCurrentRxDesc->size;\r
 486                 }\r
 487                 else\r
 488                 {\r
 489                         /* Do not expect to get here. */\r
 490                         prvResetEverything();\r
 491                 }\r
 492         }\r
 493         \r
 494         return ulReturn;\r
 495 }\r
 496 /*-----------------------------------------------------------*/\r
 497 \r
 498 static void prvResetMAC( void )\r
 499 {\r
 500         /* Ensure the EtherC and EDMAC are enabled. */\r
 501         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 502         vTaskDelay( 100 / portTICK_RATE_MS );\r
 503         \r
 504         EDMAC.EDMR.BIT.SWR = 1; \r
 505         \r
 506         /* Crude wait for reset to complete. */\r
 507         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 508 }\r
 509 /*-----------------------------------------------------------*/\r
 510 \r
 511 static void prvConfigureEtherCAndEDMAC( void )\r
 512 {\r
 513         /* Initialisation code taken from Renesas example project. */\r
 514         \r
 515         /* TODO:    Check   bit 5   */\r
 516         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 517 \r
 518         /* Set the EDMAC interrupt priority. */\r
 519         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 520 \r
 521         /* TODO:    Check   bit 5   */\r
 522         /* Enable interrupts of interest only. */\r
 523         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 524         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 525         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 526 \r
 527         /* EDMAC */\r
 528         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 529         #ifdef __RX_LITTLE_ENDIAN__\r
 530                 EDMAC.EDMR.BIT.DE = 1;\r
 531         #endif\r
 532         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 533         EDMAC.TDLAR = ( void * ) &( xTxDescriptors[ 0 ] );      /* Initialaize Tx Descriptor List Address */\r
 534         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 535         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 536         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 537         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 538         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 539         \r
 540         /* Enable the interrupt... */\r
 541         _IEN( _ETHER_EINT ) = 1;        \r
 542 }\r
 543 /*-----------------------------------------------------------*/\r
 544 \r
 545 void vEMAC_ISR_Handler( void )\r
 546 {\r
 547 unsigned long ul = EDMAC.EESR.LONG;\r
 548 long lHigherPriorityTaskWoken = pdFALSE;\r
 549 extern xQueueHandle xEMACEventQueue;\r
 550 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 551 \r
 552         /* Re-enabled interrupts. */\r
 553         __asm volatile( "SETPSW I" );\r
 554 \r
 555         /* Has a Tx end occurred? */\r
 556         if( ul & emacTX_END_INTERRUPT )\r
 557         {\r
 558                 /* Only return the buffer to the pool once both Txes have completed. */\r
 559                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 560                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 561         }\r
 562 \r
 563         /* Has an Rx end occurred? */\r
 564         if( ul & emacRX_END_INTERRUPT )\r
 565         {\r
 566                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 567                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 568                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 569                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 570         }\r
 571 }\r
 572 \r