git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX62N-RSK_IAR/IntQueueTimer.c

   1 /*\r
   2     FreeRTOS V7.5.1 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     VISIT http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   5 \r
   6     ***************************************************************************\r
   7      *                                                                       *\r
   8      *    FreeRTOS provides completely free yet professionally developed,    *\r
   9      *    robust, strictly quality controlled, supported, and cross          *\r
  10      *    platform software that has become a de facto standard.             *\r
  11      *                                                                       *\r
  12      *    Help yourself get started quickly and support the FreeRTOS         *\r
  13      *    project by purchasing a FreeRTOS tutorial book, reference          *\r
  14      *    manual, or both from: http://www.FreeRTOS.org/Documentation        *\r
  15      *                                                                       *\r
  16      *    Thank you!                                                         *\r
  17      *                                                                       *\r
  18     ***************************************************************************\r
  19 \r
  20     This file is part of the FreeRTOS distribution.\r
  21 \r
  22     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  23     the terms of the GNU General Public License (version 2) as published by the\r
  24     Free Software Foundation >>!AND MODIFIED BY!<< the FreeRTOS exception.\r
  25 \r
  26     >>! NOTE: The modification to the GPL is included to allow you to distribute\r
  27     >>! a combined work that includes FreeRTOS without being obliged to provide\r
  28     >>! the source code for proprietary components outside of the FreeRTOS\r
  29     >>! kernel.\r
  30 \r
  31     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  32     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  33     FOR A PARTICULAR PURPOSE.  Full license text is available from the following\r
  34     link: http://www.freertos.org/a00114.html\r
  35 \r
  36     1 tab == 4 spaces!\r
  37 \r
  38     ***************************************************************************\r
  39      *                                                                       *\r
  40      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  41      *    not run, what could be wrong?"                                     *\r
  42      *                                                                       *\r
  43      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  44      *                                                                       *\r
  45     ***************************************************************************\r
  46 \r
  47     http://www.FreeRTOS.org - Documentation, books, training, latest versions,\r
  48     license and Real Time Engineers Ltd. contact details.\r
  49 \r
  50     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  51     including FreeRTOS+Trace - an indispensable productivity tool, a DOS\r
  52     compatible FAT file system, and our tiny thread aware UDP/IP stack.\r
  53 \r
  54     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High\r
  55     Integrity Systems to sell under the OpenRTOS brand.  Low cost OpenRTOS\r
  56     licenses offer ticketed support, indemnification and middleware.\r
  57 \r
  58     http://www.SafeRTOS.com - High Integrity Systems also provide a safety\r
  59     engineered and independently SIL3 certified version for use in safety and\r
  60     mission critical applications that require provable dependability.\r
  61 \r
  62     1 tab == 4 spaces!\r
  63 */\r
  64 \r
  65 /*\r
  66  * This file contains the non-portable and therefore RX62N specific parts of\r
  67  * the IntQueue standard demo task - namely the configuration of the timers\r
  68  * that generate the interrupts and the interrupt entry points.\r
  69  */\r
  70 \r
  71 /* Scheduler includes. */\r
  72 #include "FreeRTOS.h"\r
  73 #include "task.h"\r
  74 \r
  75 /* Demo includes. */\r
  76 #include "IntQueueTimer.h"\r
  77 #include "IntQueue.h"\r
  78 \r
  79 /* Hardware specifics. */\r
  80 #include <iorx62n.h>\r
  81 \r
  82 #define tmrTIMER_0_1_FREQUENCY  ( 2000UL )\r
  83 #define tmrTIMER_2_3_FREQUENCY  ( 2001UL )\r
  84 \r
  85 /* Handlers for the two timers used. */\r
  86 __interrupt void vT0_1InterruptHandler( void );\r
  87 __interrupt void vT2_3InterruptHandler( void );\r
  88 \r
  89 void vInitialiseTimerForIntQueueTest( void )\r
  90 {\r
  91         /* Ensure interrupts do not start until full configuration is complete. */\r
  92         portENTER_CRITICAL();\r
  93         {\r
  94                 /* Cascade two 8bit timer channels to generate the interrupts.\r
  95                 8bit timer unit 1 (TMR0 and TMR1) and 8bit timer unit 2 (TMR2 and TMR3 are\r
  96                 utilised for this test. */\r
  97 \r
  98                 /* Enable the timers. */\r
  99                 SYSTEM.MSTPCRA.BIT.MSTPA5 = 0;\r
 100                 SYSTEM.MSTPCRA.BIT.MSTPA4 = 0;\r
 101 \r
 102                 /* Enable compare match A interrupt request. */\r
 103                 TMR0.TCR.BIT.CMIEA = 1;\r
 104                 TMR2.TCR.BIT.CMIEA = 1;\r
 105 \r
 106                 /* Clear the timer on compare match A. */\r
 107                 TMR0.TCR.BIT.CCLR = 1;\r
 108                 TMR2.TCR.BIT.CCLR = 1;\r
 109 \r
 110                 /* Set the compare match value. */\r
 111                 TMR01.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 112                 TMR23.TCORA = ( unsigned short ) ( ( ( configPERIPHERAL_CLOCK_HZ / tmrTIMER_0_1_FREQUENCY ) -1 ) / 8 );\r
 113 \r
 114                 /* 16 bit operation ( count from timer 1,2 ). */\r
 115                 TMR0.TCCR.BIT.CSS = 3;\r
 116                 TMR2.TCCR.BIT.CSS = 3;\r
 117         \r
 118                 /* Use PCLK as the input. */\r
 119                 TMR1.TCCR.BIT.CSS = 1;\r
 120                 TMR3.TCCR.BIT.CSS = 1;\r
 121         \r
 122                 /* Divide PCLK by 8. */\r
 123                 TMR1.TCCR.BIT.CKS = 2;\r
 124                 TMR3.TCCR.BIT.CKS = 2;\r
 125         \r
 126                 /* Enable TMR 0, 2 interrupts. */\r
 127                 IEN( TMR0, CMIA0 ) = 1;\r
 128                 IEN( TMR2, CMIA2 ) = 1;\r
 129 \r
 130                 /* Set the timer interrupts to be above the kernel.  The interrupts are\r
 131                 assigned different priorities so they nest with each other. */\r
 132                 IPR( TMR0, CMIA0 ) = configMAX_SYSCALL_INTERRUPT_PRIORITY - 1;\r
 133                 IPR( TMR2, CMIA2 ) = ( configMAX_SYSCALL_INTERRUPT_PRIORITY - 2 );\r
 134         }\r
 135         portEXIT_CRITICAL();\r
 136         \r
 137         /* Ensure the interrupts are clear as they are edge detected. */\r
 138         IR( TMR0, CMIA0 ) = 0;\r
 139         IR( TMR2, CMIA2 ) = 0;\r
 140 }\r
 141 /*-----------------------------------------------------------*/\r
 142 \r
 143 #pragma vector = VECT_TMR0_CMIA0\r
 144 __interrupt void vT0_1InterruptHandler( void )\r
 145 {\r
 146         __enable_interrupt();\r
 147         portYIELD_FROM_ISR( xFirstTimerHandler() );\r
 148 }\r
 149 /*-----------------------------------------------------------*/\r
 150 \r
 151 #pragma vector = VECT_TMR2_CMIA2\r
 152 __interrupt void vT2_3InterruptHandler( void )\r
 153 {\r
 154         __enable_interrupt();\r
 155         portYIELD_FROM_ISR( xSecondTimerHandler() );\r
 156 }\r
 157 \r
 158 \r
 159 \r
 160 \r