git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX630-RSK_Renesas/RTOSDemo/Renesas-Files/cgc_set.h

   1 #ifndef CGC_SET_VALUES_H_\r
   2 #define CGC_SET_VALUES_H_\r
   3 \r
   4 /* Do not modify these macros.  These values are used to initialise  \r
   5    the SCKCR and SCKCR2 registers based upon the above values.      */\r
   6 #if   (FCLK_DIV == 64)\r
   7     #define FCLK_SCKCR  0x60000000L\r
   8 #elif (FCLK_DIV == 32)\r
   9     #define FCLK_SCKCR  0x50000000L\r
  10 #elif (FCLK_DIV == 16)\r
  11     #define FCLK_SCKCR  0x40000000L\r
  12 #elif (FCLK_DIV ==  8)\r
  13     #define FCLK_SCKCR  0x30000000L\r
  14 #elif (FCLK_DIV ==  4)\r
  15     #define FCLK_SCKCR  0x20000000L\r
  16 #elif (FCLK_DIV ==  2)\r
  17     #define FCLK_SCKCR  0x10000000L\r
  18 #elif(FCLK_DIV == 1)\r
  19     #define FCLK_SCKCR  0x00000000L\r
  20 #else\r
  21     #define FCLK_SCKCR  0x10000000L\r
  22 #endif\r
  23 \r
  24 \r
  25 #if   (ICLK_DIV == 64)\r
  26     #define ICLK_SCKCR  0x06000000L\r
  27 #elif (ICLK_DIV == 32)\r
  28     #define ICLK_SCKCR  0x05000000L\r
  29 #elif (ICLK_DIV == 16)\r
  30     #define ICLK_SCKCR  0x04000000L\r
  31 #elif (ICLK_DIV ==  8)\r
  32     #define ICLK_SCKCR  0x03000000L\r
  33 #elif (ICLK_DIV ==  4)\r
  34     #define ICLK_SCKCR  0x02000000L\r
  35 #elif (ICLK_DIV ==  2)\r
  36     #define ICLK_SCKCR  0x01000000L\r
  37 #elif (ICLK_DIV == 1)\r
  38     #define ICLK_SCKCR  0x00000000L\r
  39 #else\r
  40     #define ICLK_SCKCR  0x01000000L\r
  41 #endif\r
  42 \r
  43     \r
  44 #if (BCLK_PIN == 1)\r
  45     #define PSTOP1_SCKCR 0x00800000L\r
  46 #elif    \r
  47     #define PSTOP1_SCKCR 0x00000000L\r
  48 #endif    \r
  49 \r
  50 \r
  51 #if   (BCLK_DIV == 64)\r
  52     #define BCLK_SCKCR  0x00060000L\r
  53 #elif (BCLK_DIV == 32)\r
  54     #define BCLK_SCKCR  0x00050000L\r
  55 #elif (BCLK_DIV == 16)\r
  56     #define BCLK_SCKCR  0x00040000L\r
  57 #elif (BCLK_DIV ==  8)\r
  58     #define BCLK_SCKCR  0x00030000L\r
  59 #elif (BCLK_DIV ==  4)\r
  60     #define BCLK_SCKCR  0x00020000L\r
  61 #elif (BCLK_DIV ==  2)\r
  62     #define BCLK_SCKCR  0x00010000L\r
  63 #elif (BCLK_DIV == 1)\r
  64     #define BCLK_SCKCR  0x00000000L\r
  65 #else\r
  66     #define BCLK_SCKCR  0x00010000L\r
  67 #endif\r
  68 \r
  69 \r
  70 #if   (PCLK1215_DIV == 64)\r
  71     #define PCLK1215_SCKCR  0x00006000L\r
  72 #elif (PCLK1215_DIV == 32)\r
  73     #define PCLK1215_SCKCR  0x00005000L\r
  74 #elif (PCLK1215_DIV == 16)\r
  75     #define PCLK1215_SCKCR  0x00004000L\r
  76 #elif (PCLK1215_DIV ==  8)\r
  77     #define PCLK1215_SCKCR  0x00003000L\r
  78 #elif (PCLK1215_DIV ==  4)\r
  79     #define PCLK1215_SCKCR  0x00002000L\r
  80 #elif (PCLK1215_DIV ==  2)\r
  81     #define PCLK1215_SCKCR  0x00001000L\r
  82 #elif (PCLK1215_DIV ==  1)\r
  83     #define PCLK1215_SCKCR  0x00000000L\r
  84 #else\r
  85     #define PCLK1215_SCKCR  0x00001000L\r
  86 #endif\r
  87 \r
  88 \r
  89 #if   (PCLKB_DIV == 64)\r
  90     #define PCLKB_SCKCR  0x00000600L\r
  91 #elif (PCLKB_DIV == 32)\r
  92     #define PCLKB_SCKCR  0x00000500L\r
  93 #elif (PCLKB_DIV == 16)\r
  94     #define PCLKB_SCKCR  0x00000400L\r
  95 #elif (PCLKB_DIV ==  8)\r
  96     #define PCLKB_SCKCR  0x00000300L\r
  97 #elif (PCLKB_DIV ==  4)\r
  98     #define PCLKB_SCKCR  0x00000200L\r
  99 #elif (PCLKB_DIV ==  2)\r
 100     #define PCLKB_SCKCR  0x00000100L\r
 101 #elif (PCLKB_DIV ==  1)\r
 102     #define PCLKB_SCKCR  0x00000000L\r
 103 #else\r
 104     #define PCLKB_SCKCR  0x00000100L\r
 105 #endif\r
 106 \r
 107 \r
 108 #if   (PCLK47_DIV == 64)\r
 109     #define PCLK47_SCKCR  0x00000060L\r
 110 #elif (PCLK47_DIV == 32)\r
 111     #define PCLK47_SCKCR  0x00000050L\r
 112 #elif (PCLK47_DIV == 16)\r
 113     #define PCLK47_SCKCR  0x00000040L\r
 114 #elif (PCLK47_DIV ==  8)\r
 115     #define PCLK47_SCKCR  0x00000030L\r
 116 #elif (PCLK47_DIV ==  4)\r
 117     #define PCLK47_SCKCR  0x00000020L\r
 118 #elif (PCLK47_DIV ==  2)\r
 119     #define PCLK47_SCKCR  0x00000010L\r
 120 #elif (PCLK47_DIV ==  1)\r
 121     #define PCLK47_SCKCR  0x00000000L\r
 122 #else\r
 123     #define PCLK47_SCKCR  0x00000010L    \r
 124 #endif\r
 125 \r
 126 \r
 127 #if   (PCLK03_DIV == 64)\r
 128     #define PCLK03_SCKCR  0x00000006L\r
 129 #elif (PCLK03_DIV == 32)\r
 130     #define PCLK03_SCKCR  0x00000005L\r
 131 #elif (PCLK03_DIV == 16)\r
 132     #define PCLK03_SCKCR  0x00000004L\r
 133 #elif (PCLK03_DIV ==  8)\r
 134     #define PCLK03_SCKCR  0x00000003L\r
 135 #elif (PCLK03_DIV ==  4)\r
 136     #define PCLK03_SCKCR  0x00000002L\r
 137 #elif (PCLK03_DIV ==  2)\r
 138     #define PCLK03_SCKCR  0x00000001L\r
 139 #elif (PCLK03_DIV ==  1)\r
 140     #define PCLK03_SCKCR  0x00000000L\r
 141 #else\r
 142     #define PCLK03_SCKCR  0x00000001L    \r
 143 #endif\r
 144 \r
 145 \r
 146 #if (UCK_DIV == 6)\r
 147     #define UCK_SCKCR2  0x00C0L\r
 148 #elif   (UCK_DIV == 64)\r
 149     #define UCK_SCKCR2  0x0060L\r
 150 #elif (UCK_DIV == 32)\r
 151     #define UCK_SCKCR2  0x0050L\r
 152 #elif (UCK_DIV == 16)\r
 153     #define UCK_SCKCR2  0x0040L\r
 154 #elif (UCK_DIV ==  8)\r
 155     #define UCK_SCKCR2  0x0030L\r
 156 #elif (UCK_DIV ==  4)\r
 157     #define UCK_SCKCR2  0x0020L\r
 158 #elif (UCK_DIV ==  2)\r
 159     #define UCK_SCKCR2  0x0010L\r
 160 #else\r
 161     #define UCK_SCKCR2  0x0010L\r
 162 #endif\r
 163 \r
 164 \r
 165 #if   (IEBCK_DIV == 3)\r
 166     #define IEBCK_SCKCR2  0x00000020L\r
 167 #elif (IEBCK_DIV == 4)\r
 168     #define IEBCK_SCKCR2  0x00000030L\r
 169 #else\r
 170     #define IEBCK_SCKCR2  0x00000030L\r
 171 #endif\r
 172 \r
 173 \r
 174 #if (CLK_SOURCE == CLK_SOURCE_LOCO)\r
 175 /* Internal LOCO circuit - 125kHz*/\r
 176 #define     CLK_FREQUENCY       (125000L)       \r
 177 #define     FCLK_FREQUENCY      (CLK_FREQUENCY / FCLK_DIV)\r
 178 #define     ICLK_FREQUENCY      (CLK_FREQUENCY / ICLK_DIV)\r
 179 #define     BCLK_FREQUENCY      (CLK_FREQUENCY / BCLK_DIV)\r
 180 #define     PCLKA_FREQUENCY     (CLK_FREQUENCY / PCLK1215_DIV)\r
 181 #define     PCLKB_FREQUENCY     (CLK_FREQUENCY / PCLKB_DIV)\r
 182 #define     PCLK47_FREQUENCY    (CLK_FREQUENCY / PCLK47_DIV)\r
 183 #define     PCLK03_FREQUENCY    (CLK_FREQUENCY / PCLK03_DIV)\r
 184 \r
 185 \r
 186 #elif (CLK_SOURCE == CLK_SOURCE_HOCO)\r
 187 /* Internal high speed on-chip oscillator (HOCO) */\r
 188 #define     CLK_FREQUENCY       (50000000L)     \r
 189 #define     FCLK_FREQUENCY      (CLK_FREQUENCY / FCLK_DIV)\r
 190 #define     ICLK_FREQUENCY      (CLK_FREQUENCY / ICLK_DIV)\r
 191 #define     BCLK_FREQUENCY      (CLK_FREQUENCY / BCLK_DIV)\r
 192 #define     PCLKA_FREQUENCY     (CLK_FREQUENCY / PCLK1215_DIV)\r
 193 #define     PCLKB_FREQUENCY     (CLK_FREQUENCY / PCLKB_DIV)\r
 194 #define     PCLK47_FREQUENCY    (CLK_FREQUENCY / PCLK47_DIV)\r
 195 #define     PCLK03_FREQUENCY    (CLK_FREQUENCY / PCLK03_DIV)\r
 196 \r
 197 \r
 198 #elif (CLK_SOURCE == CLK_SOURCE_MAIN)\r
 199 /* External XTAL, but not via the PLL circuit */        \r
 200 #define     FCLK_FREQUENCY      (XTAL_FREQUENCY / FCLK_DIV)\r
 201 #define     ICLK_FREQUENCY      (XTAL_FREQUENCY / ICLK_DIV)\r
 202 #define     BCLK_FREQUENCY      (XTAL_FREQUENCY / BCLK_DIV)\r
 203 #define     PCLKA_FREQUENCY     (XTAL_FREQUENCY / PCLK1215_DIV)\r
 204 #define     PCLKB_FREQUENCY     (XTAL_FREQUENCY / PCLKB_DIV)\r
 205 #define     PCLK47_FREQUENCY    (XTAL_FREQUENCY / PCLK47_DIV)\r
 206 #define     PCLK03_FREQUENCY    (XTAL_FREQUENCY / PCLK03_DIV)\r
 207 \r
 208 \r
 209 #elif (CLK_SOURCE == CLK_SOURCE_SUB)\r
 210 /* External 32khZ XTAL */       \r
 211 #define     FCLK_FREQUENCY      (SUB_FREQUENCY / FCLK_DIV)\r
 212 #define     ICLK_FREQUENCY      (SUB_FREQUENCY / ICLK_DIV)\r
 213 #define     BCLK_FREQUENCY      (SUB_FREQUENCY / BCLK_DIV)\r
 214 #define     PCLKA_FREQUENCY     (SUB_FREQUENCY / PCLK1215_DIV)\r
 215 #define     PCLKB_FREQUENCY     (SUB_FREQUENCY / PCLKB_DIV)\r
 216 #define     PCLK47_FREQUENCY    (SUB_FREQUENCY / PCLK47_DIV)\r
 217 #define     PCLK03_FREQUENCY    (SUB_FREQUENCY / PCLK03_DIV)\r
 218 \r
 219 \r
 220 #elif (CLK_SOURCE == CLK_SOURCE_PLL)\r
 221 /* External XTAL, but using the PLL circuit */\r
 222 #define     PLL_FREQUENCY       (XTAL_FREQUENCY * (PLL_MUL / PLL_INPUT_FREQ_DIV))       \r
 223 #define     FCLK_FREQUENCY      (PLL_FREQUENCY / FCLK_DIV)\r
 224 #define     ICLK_FREQUENCY      (PLL_FREQUENCY / ICLK_DIV)\r
 225 #define     BCLK_FREQUENCY      (PLL_FREQUENCY / BCLK_DIV)\r
 226 #define     PCLKA_FREQUENCY     (PLL_FREQUENCY / PCLK1215_DIV)\r
 227 #define     PCLKB_FREQUENCY     (PLL_FREQUENCY / PCLKB_DIV)\r
 228 #define     PCLK47_FREQUENCY    (PLL_FREQUENCY / PCLK47_DIV)\r
 229 #define     PCLK03_FREQUENCY    (PLL_FREQUENCY / PCLK03_DIV)\r
 230 \r
 231 #endif\r
 232 \r
 233 #endif