git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX63N-RDK_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V7.4.1 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not it can be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions, \r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High \r
  67     Integrity Systems, who sell the code with commercial support, \r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69     \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety \r
  71     engineered and independently SIL3 certified version for use in safety and \r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /* FreeRTOS includes. */\r
  76 #include "FreeRTOS.h"\r
  77 #include "task.h"\r
  78 #include "semphr.h"\r
  79 \r
  80 /* Hardware specific includes. */\r
  81 #include "r_ether.h"\r
  82 #include "phy.h"\r
  83 \r
  84 /* uIP includes. */\r
  85 #include "net/uip.h"\r
  86 \r
  87 /* The time to wait between attempts to obtain a free buffer. */\r
  88 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_RATE_MS )\r
  89 \r
  90 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  91 up on attempting to obtain a free buffer all together. */\r
  92 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  93 \r
  94 /* The number of Rx descriptors. */\r
  95 #define emacNUM_RX_DESCRIPTORS  8\r
  96 \r
  97 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  98 more than two. */\r
  99 #define emacNUM_TX_BUFFERS      2\r
 100 \r
 101 /* The total number of EMAC buffers to allocate. */\r
 102 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
 103 \r
 104 /* The time to wait for the Tx descriptor to become free. */\r
 105 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_RATE_MS )\r
 106 \r
 107 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 108 become free. */\r
 109 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 110 \r
 111 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 112 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 113 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 114 \r
 115 /*-----------------------------------------------------------*/\r
 116 \r
 117 /* The buffers and descriptors themselves.  */\r
 118 #pragma section _RX_DESC\r
 119         volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 120 #pragma section _TX_DESC\r
 121         volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 122 #pragma section _ETHERNET_BUFFERS\r
 123         struct\r
 124         {\r
 125                 unsigned long ulAlignmentVariable;\r
 126                 char cBuffer[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 127         } xEthernetBuffers;\r
 128 #pragma section\r
 129 \r
 130 \r
 131 \r
 132 \r
 133 /* Used to indicate which buffers are free and which are in use.  If an index\r
 134 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 135 the buffer is in use or about to be used. */\r
 136 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 137 \r
 138 /*-----------------------------------------------------------*/\r
 139 \r
 140 /*\r
 141  * Initialise both the Rx and Tx descriptors.\r
 142  */\r
 143 static void prvInitialiseDescriptors( void );\r
 144 \r
 145 /*\r
 146  * Return a pointer to a free buffer within xEthernetBuffers.\r
 147  */\r
 148 static unsigned char *prvGetNextBuffer( void );\r
 149 \r
 150 /*\r
 151  * Return a buffer to the list of free buffers.\r
 152  */\r
 153 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 154 \r
 155 /*\r
 156  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 157  */\r
 158 static unsigned long prvCheckRxFifoStatus( void );\r
 159 \r
 160 /*\r
 161  * Setup the microcontroller for communication with the PHY.\r
 162  */\r
 163 static void prvResetMAC( void );\r
 164 \r
 165 /*\r
 166  * Configure the Ethernet interface peripherals.\r
 167  */\r
 168 static void prvConfigureEtherCAndEDMAC( void );\r
 169 \r
 170 /*\r
 171  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 172  * and descriptors.\r
 173  */\r
 174 static void prvResetEverything( void );\r
 175 \r
 176 /*-----------------------------------------------------------*/\r
 177 \r
 178 /* Points to the Rx descriptor currently in use. */\r
 179 static ethfifo *pxCurrentRxDesc = NULL;\r
 180 \r
 181 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 182 one of the Ethernet buffers when its actually in use. */\r
 183 unsigned char *uip_buf = NULL;\r
 184 \r
 185 /*-----------------------------------------------------------*/\r
 186 \r
 187 void vInitEmac( void )\r
 188 {\r
 189         /* Software reset. */\r
 190         prvResetMAC();\r
 191         \r
 192         /* Set the Rx and Tx descriptors into their initial state. */\r
 193         prvInitialiseDescriptors();\r
 194 \r
 195         /* Set the MAC address into the ETHERC */\r
 196         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 197                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 198                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 199                                         ( unsigned long ) configMAC_ADDR3;\r
 200                                         \r
 201         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 202                                                  ( unsigned long ) configMAC_ADDR5;\r
 203 \r
 204         /* Perform rest of interface hardware configuration. */\r
 205         prvConfigureEtherCAndEDMAC();\r
 206         \r
 207         /* Nothing received yet, so uip_buf points nowhere. */\r
 208         uip_buf = NULL;\r
 209 \r
 210         /* Initialize the PHY */\r
 211         configASSERT( phy_init() == R_PHY_OK );\r
 212 }\r
 213 /*-----------------------------------------------------------*/\r
 214 \r
 215 void vEMACWrite( void )\r
 216 {\r
 217 long x;\r
 218 \r
 219         /* Wait until the second transmission of the last packet has completed. */\r
 220         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 221         {\r
 222                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 223                 {\r
 224                         /* Descriptor is still active. */\r
 225                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 226                 }\r
 227                 else\r
 228                 {\r
 229                         break;\r
 230                 }\r
 231         }\r
 232         \r
 233         /* Is the descriptor free after waiting for it? */\r
 234         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 235         {\r
 236                 /* Something has gone wrong. */\r
 237                 prvResetEverything();\r
 238         }\r
 239         \r
 240         /* Setup both descriptors to transmit the frame. */\r
 241         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 242         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 243         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 244         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 245 \r
 246         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 247         for use by the stack. */\r
 248         uip_buf = prvGetNextBuffer();\r
 249 \r
 250         /* Clear previous settings and go. */\r
 251         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 252         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 253         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 254         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 255 \r
 256         EDMAC.EDTRR.LONG = 0x00000001;\r
 257 }\r
 258 /*-----------------------------------------------------------*/\r
 259 \r
 260 unsigned long ulEMACRead( void )\r
 261 {\r
 262 unsigned long ulBytesReceived;\r
 263 \r
 264         ulBytesReceived = prvCheckRxFifoStatus();\r
 265 \r
 266         if( ulBytesReceived > 0 )\r
 267         {\r
 268                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 269                 the buffer that contains the received data. */\r
 270                 prvReturnBuffer( uip_buf );\r
 271 \r
 272                 /* Point uip_buf to the data about ot be processed. */\r
 273                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 274                 \r
 275                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 276                 old descriptor. */\r
 277                 pxCurrentRxDesc->buf_p = prvGetNextBuffer();\r
 278 \r
 279                 /* Prepare the descriptor to go again. */\r
 280                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 281                 pxCurrentRxDesc->status |= ACT;\r
 282 \r
 283                 /* Move onto the next buffer in the ring. */\r
 284                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 285                 \r
 286                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 287                 {\r
 288                         /* Restart Ethernet if it has stopped */\r
 289                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 290                 }\r
 291         }\r
 292 \r
 293         return ulBytesReceived;\r
 294 }\r
 295 /*-----------------------------------------------------------*/\r
 296 \r
 297 long lEMACWaitForLink( void )\r
 298 {\r
 299 long lReturn;\r
 300 \r
 301         /* Set the link status. */\r
 302         switch( phy_set_autonegotiate() )\r
 303         {\r
 304                 /* Half duplex link */\r
 305                 case PHY_LINK_100H:\r
 306                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 307                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 308                                                                 lReturn = pdPASS;\r
 309                                                                 break;\r
 310 \r
 311                 case PHY_LINK_10H:\r
 312                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 313                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 314                                                                 lReturn = pdPASS;\r
 315                                                                 break;\r
 316 \r
 317 \r
 318                 /* Full duplex link */\r
 319                 case PHY_LINK_100F:\r
 320                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 321                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 322                                                                 lReturn = pdPASS;\r
 323                                                                 break;\r
 324                 \r
 325                 case PHY_LINK_10F:\r
 326                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 327                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 328                                                                 lReturn = pdPASS;\r
 329                                                                 break;\r
 330 \r
 331                 default:\r
 332                                                                 lReturn = pdFAIL;\r
 333                                                                 break;\r
 334         }\r
 335 \r
 336         if( lReturn == pdPASS )\r
 337         {\r
 338                 /* Enable receive and transmit. */\r
 339                 ETHERC.ECMR.BIT.RE = 1;\r
 340                 ETHERC.ECMR.BIT.TE = 1;\r
 341 \r
 342                 /* Enable EDMAC receive */\r
 343                 EDMAC.EDRRR.LONG = 0x1;\r
 344         }\r
 345         \r
 346         return lReturn;\r
 347 }\r
 348 /*-----------------------------------------------------------*/\r
 349 \r
 350 static void prvInitialiseDescriptors( void )\r
 351 {\r
 352 ethfifo *pxDescriptor;\r
 353 long x;\r
 354 \r
 355         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 356         {\r
 357                 /* Ensure none of the buffers are shown as in use at the start. */\r
 358                 ucBufferInUse[ x ] = pdFALSE;\r
 359         }\r
 360 \r
 361         /* Initialise the Rx descriptors. */\r
 362         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 363         {\r
 364                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 365                 pxDescriptor->buf_p = &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 366 \r
 367                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 368                 pxDescriptor->size = 0;\r
 369                 pxDescriptor->status = ACT;\r
 370                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 371                 \r
 372                 /* Mark this buffer as in use. */\r
 373                 ucBufferInUse[ x ] = pdTRUE;\r
 374         }\r
 375 \r
 376         /* The last descriptor points back to the start. */\r
 377         pxDescriptor->status |= DL;\r
 378         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 379         \r
 380         /* Initialise the Tx descriptors. */\r
 381         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 382         {\r
 383                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 384                 \r
 385                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 386                 actually required. */\r
 387                 pxDescriptor->buf_p = NULL;\r
 388 \r
 389                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 390                 pxDescriptor->size = 0;\r
 391                 pxDescriptor->status = 0;\r
 392                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 393         }\r
 394 \r
 395         /* The last descriptor points back to the start. */\r
 396         pxDescriptor->status |= DL;\r
 397         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 398         \r
 399         /* Use the first Rx descriptor to start with. */\r
 400         pxCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 401 }\r
 402 /*-----------------------------------------------------------*/\r
 403 \r
 404 static unsigned char *prvGetNextBuffer( void )\r
 405 {\r
 406 long x;\r
 407 unsigned char *pucReturn = NULL;\r
 408 unsigned long ulAttempts = 0;\r
 409 \r
 410         while( pucReturn == NULL )\r
 411         {\r
 412                 /* Look through the buffers to find one that is not in use by\r
 413                 anything else. */\r
 414                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 415                 {\r
 416                         if( ucBufferInUse[ x ] == pdFALSE )\r
 417                         {\r
 418                                 ucBufferInUse[ x ] = pdTRUE;\r
 419                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 420                                 break;\r
 421                         }\r
 422                 }\r
 423 \r
 424                 /* Was a buffer found? */\r
 425                 if( pucReturn == NULL )\r
 426                 {\r
 427                         ulAttempts++;\r
 428 \r
 429                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 430                         {\r
 431                                 break;\r
 432                         }\r
 433 \r
 434                         /* Wait then look again. */\r
 435                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 436                 }\r
 437         }\r
 438 \r
 439         return pucReturn;\r
 440 }\r
 441 /*-----------------------------------------------------------*/\r
 442 \r
 443 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 444 {\r
 445 unsigned long ul;\r
 446 \r
 447         /* Return a buffer to the pool of free buffers. */\r
 448         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 449         {\r
 450                 if( &( xEthernetBuffers.cBuffer[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 451                 {\r
 452                         ucBufferInUse[ ul ] = pdFALSE;\r
 453                         break;\r
 454                 }\r
 455         }\r
 456 }\r
 457 /*-----------------------------------------------------------*/\r
 458 \r
 459 static void prvResetEverything( void )\r
 460 {\r
 461         /* Temporary code just to see if this gets called.  This function has not\r
 462         been implemented. */\r
 463         portDISABLE_INTERRUPTS();\r
 464         for( ;; );\r
 465 }\r
 466 /*-----------------------------------------------------------*/\r
 467 \r
 468 static unsigned long prvCheckRxFifoStatus( void )\r
 469 {\r
 470 unsigned long ulReturn = 0;\r
 471 \r
 472         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 473         {\r
 474                 /* Current descriptor is still active. */\r
 475         }\r
 476         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 477         {\r
 478                 /* Frame error.  Clear the error. */\r
 479                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 480                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 481                 pxCurrentRxDesc->status |= ACT;\r
 482                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 483 \r
 484                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 485                 {\r
 486                         /* Restart Ethernet if it has stopped. */\r
 487                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 488                 }       \r
 489         }\r
 490         else\r
 491         {\r
 492                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 493                 the frame should always be complete. */\r
 494                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 495                 {\r
 496                         ulReturn = pxCurrentRxDesc->size;\r
 497                 }\r
 498                 else\r
 499                 {\r
 500                         /* Do not expect to get here. */\r
 501                         prvResetEverything();\r
 502                 }\r
 503         }\r
 504         \r
 505         return ulReturn;\r
 506 }\r
 507 /*-----------------------------------------------------------*/\r
 508 \r
 509 static void prvResetMAC( void )\r
 510 {\r
 511         /* Ensure the EtherC and EDMAC are enabled. */\r
 512         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 513         vTaskDelay( 100 / portTICK_RATE_MS );\r
 514         \r
 515         EDMAC.EDMR.BIT.SWR = 1; \r
 516         \r
 517         /* Crude wait for reset to complete. */\r
 518         vTaskDelay( 500 / portTICK_RATE_MS );   \r
 519 }\r
 520 /*-----------------------------------------------------------*/\r
 521 \r
 522 static void prvConfigureEtherCAndEDMAC( void )\r
 523 {\r
 524         /* Initialisation code taken from Renesas example project. */\r
 525         \r
 526         /* TODO:    Check   bit 5   */\r
 527         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 528 \r
 529         /* Set the EDMAC interrupt priority. */\r
 530         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 531 \r
 532         /* TODO:    Check   bit 5   */\r
 533         /* Enable interrupts of interest only. */\r
 534         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 535         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 536         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 537 \r
 538         /* EDMAC */\r
 539         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 540         #ifdef __LIT\r
 541                 EDMAC.EDMR.BIT.DE = 1;\r
 542         #endif\r
 543         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 544         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 545         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 546         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 547         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 548         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 549         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 550                 \r
 551         /* Enable the interrupt... */\r
 552         _IEN( _ETHER_EINT ) = 1;        \r
 553 }\r
 554 /*-----------------------------------------------------------*/\r
 555 \r
 556 #pragma interrupt ( vEMAC_ISR_Handler( vect = VECT_ETHER_EINT, enable ) )\r
 557 void vEMAC_ISR_Handler( void )\r
 558 {\r
 559 unsigned long ul = EDMAC.EESR.LONG;\r
 560 long lHigherPriorityTaskWoken = pdFALSE;\r
 561 extern xQueueHandle xEMACEventQueue;\r
 562 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 563 \r
 564         /* Has a Tx end occurred? */\r
 565         if( ul & emacTX_END_INTERRUPT )\r
 566         {\r
 567                 /* Only return the buffer to the pool once both Txes have completed. */\r
 568                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 569                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 570         }\r
 571 \r
 572         /* Has an Rx end occurred? */\r
 573         if( ul & emacRX_END_INTERRUPT )\r
 574         {\r
 575                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 576                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 577                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 578                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 579         }\r
 580 }\r
 581 \r