git.sur5r.net Git - freertos/blob - FreeRTOS/Demo/RX600_RX63N-RSK_Renesas/RTOSDemo/webserver/EMAC.c

   1 /*\r
   2     FreeRTOS V7.4.0 - Copyright (C) 2013 Real Time Engineers Ltd.\r
   3 \r
   4     FEATURES AND PORTS ARE ADDED TO FREERTOS ALL THE TIME.  PLEASE VISIT\r
   5     http://www.FreeRTOS.org TO ENSURE YOU ARE USING THE LATEST VERSION.\r
   6 \r
   7     ***************************************************************************\r
   8      *                                                                       *\r
   9      *    FreeRTOS tutorial books are available in pdf and paperback.        *\r
  10      *    Complete, revised, and edited pdf reference manuals are also       *\r
  11      *    available.                                                         *\r
  12      *                                                                       *\r
  13      *    Purchasing FreeRTOS documentation will not only help you, by       *\r
  14      *    ensuring you get running as quickly as possible and with an        *\r
  15      *    in-depth knowledge of how to use FreeRTOS, it will also help       *\r
  16      *    the FreeRTOS project to continue with its mission of providing     *\r
  17      *    professional grade, cross platform, de facto standard solutions    *\r
  18      *    for microcontrollers - completely free of charge!                  *\r
  19      *                                                                       *\r
  20      *    >>> See http://www.FreeRTOS.org/Documentation for details. <<<     *\r
  21      *                                                                       *\r
  22      *    Thank you for using FreeRTOS, and thank you for your support!      *\r
  23      *                                                                       *\r
  24     ***************************************************************************\r
  25 \r
  26 \r
  27     This file is part of the FreeRTOS distribution.\r
  28 \r
  29     FreeRTOS is free software; you can redistribute it and/or modify it under\r
  30     the terms of the GNU General Public License (version 2) as published by the\r
  31     Free Software Foundation AND MODIFIED BY the FreeRTOS exception.\r
  32 \r
  33     >>>>>>NOTE<<<<<< The modification to the GPL is included to allow you to\r
  34     distribute a combined work that includes FreeRTOS without being obliged to\r
  35     provide the source code for proprietary components outside of the FreeRTOS\r
  36     kernel.\r
  37 \r
  38     FreeRTOS is distributed in the hope that it will be useful, but WITHOUT ANY\r
  39     WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS\r
  40     FOR A PARTICULAR PURPOSE.  See the GNU General Public License for more\r
  41     details. You should have received a copy of the GNU General Public License\r
  42     and the FreeRTOS license exception along with FreeRTOS; if not itcan be\r
  43     viewed here: http://www.freertos.org/a00114.html and also obtained by\r
  44     writing to Real Time Engineers Ltd., contact details for whom are available\r
  45     on the FreeRTOS WEB site.\r
  46 \r
  47     1 tab == 4 spaces!\r
  48 \r
  49     ***************************************************************************\r
  50      *                                                                       *\r
  51      *    Having a problem?  Start by reading the FAQ "My application does   *\r
  52      *    not run, what could be wrong?"                                     *\r
  53      *                                                                       *\r
  54      *    http://www.FreeRTOS.org/FAQHelp.html                               *\r
  55      *                                                                       *\r
  56     ***************************************************************************\r
  57 \r
  58 \r
  59     http://www.FreeRTOS.org - Documentation, books, training, latest versions, \r
  60     license and Real Time Engineers Ltd. contact details.\r
  61 \r
  62     http://www.FreeRTOS.org/plus - A selection of FreeRTOS ecosystem products,\r
  63     including FreeRTOS+Trace - an indispensable productivity tool, and our new\r
  64     fully thread aware and reentrant UDP/IP stack.\r
  65 \r
  66     http://www.OpenRTOS.com - Real Time Engineers ltd license FreeRTOS to High \r
  67     Integrity Systems, who sell the code with commercial support, \r
  68     indemnification and middleware, under the OpenRTOS brand.\r
  69     \r
  70     http://www.SafeRTOS.com - High Integrity Systems also provide a safety \r
  71     engineered and independently SIL3 certified version for use in safety and \r
  72     mission critical applications that require provable dependability.\r
  73 */\r
  74 \r
  75 /* Hardware specific includes. */\r
  76 #include "platform.h"\r
  77 #include "r_ether.h"\r
  78 #include "phy.h"\r
  79 \r
  80 /* FreeRTOS includes. */\r
  81 #include "FreeRTOS.h"\r
  82 #include "task.h"\r
  83 #include "semphr.h"\r
  84 \r
  85 /* uIP includes. */\r
  86 #include "net/uip.h"\r
  87 \r
  88 /* The time to wait between attempts to obtain a free buffer. */\r
  89 #define emacBUFFER_WAIT_DELAY_ms                ( 3 / portTICK_PERIOD_MS )\r
  90 \r
  91 /* The number of times emacBUFFER_WAIT_DELAY_ms should be waited before giving\r
  92 up on attempting to obtain a free buffer all together. */\r
  93 #define emacBUFFER_WAIT_ATTEMPTS        ( 30 )\r
  94 \r
  95 /* The number of Rx descriptors. */\r
  96 #define emacNUM_RX_DESCRIPTORS  8\r
  97 \r
  98 /* The number of Tx descriptors.  When using uIP there is not point in having\r
  99 more than two. */\r
 100 #define emacNUM_TX_BUFFERS      2\r
 101 \r
 102 /* The total number of EMAC buffers to allocate. */\r
 103 #define emacNUM_BUFFERS         ( emacNUM_RX_DESCRIPTORS + emacNUM_TX_BUFFERS )\r
 104 \r
 105 /* The time to wait for the Tx descriptor to become free. */\r
 106 #define emacTX_WAIT_DELAY_ms ( 10 / portTICK_PERIOD_MS )\r
 107 \r
 108 /* The total number of times to wait emacTX_WAIT_DELAY_ms for the Tx descriptor to\r
 109 become free. */\r
 110 #define emacTX_WAIT_ATTEMPTS ( 50 )\r
 111 \r
 112 /* Only Rx end and Tx end interrupts are used by this driver. */\r
 113 #define emacTX_END_INTERRUPT    ( 1UL << 21UL )\r
 114 #define emacRX_END_INTERRUPT    ( 1UL << 18UL )\r
 115 \r
 116 /*-----------------------------------------------------------*/\r
 117 \r
 118 /* The buffers and descriptors themselves.  */\r
 119 #pragma section _RX_DESC\r
 120         volatile ethfifo xRxDescriptors[ emacNUM_RX_DESCRIPTORS ];\r
 121 #pragma section _TX_DESC\r
 122         volatile ethfifo xTxDescriptors[ emacNUM_TX_BUFFERS ];\r
 123 #pragma section _ETHERNET_BUFFERS\r
 124         struct\r
 125         {\r
 126                 unsigned long ulAlignmentVariable;\r
 127                 char cBuffer[ emacNUM_BUFFERS ][ UIP_BUFSIZE ];\r
 128         } xEthernetBuffers;\r
 129 #pragma section\r
 130 \r
 131 \r
 132 \r
 133 \r
 134 /* Used to indicate which buffers are free and which are in use.  If an index\r
 135 contains 0 then the corresponding buffer in xEthernetBuffers is free, otherwise \r
 136 the buffer is in use or about to be used. */\r
 137 static unsigned char ucBufferInUse[ emacNUM_BUFFERS ];\r
 138 \r
 139 /*-----------------------------------------------------------*/\r
 140 \r
 141 /*\r
 142  * Initialise both the Rx and Tx descriptors.\r
 143  */\r
 144 static void prvInitialiseDescriptors( void );\r
 145 \r
 146 /*\r
 147  * Return a pointer to a free buffer within xEthernetBuffers.\r
 148  */\r
 149 static unsigned char *prvGetNextBuffer( void );\r
 150 \r
 151 /*\r
 152  * Return a buffer to the list of free buffers.\r
 153  */\r
 154 static void prvReturnBuffer( unsigned char *pucBuffer );\r
 155 \r
 156 /*\r
 157  * Examine the status of the next Rx FIFO to see if it contains new data.\r
 158  */\r
 159 static unsigned long prvCheckRxFifoStatus( void );\r
 160 \r
 161 /*\r
 162  * Setup the microcontroller for communication with the PHY.\r
 163  */\r
 164 static void prvResetMAC( void );\r
 165 \r
 166 /*\r
 167  * Configure the Ethernet interface peripherals.\r
 168  */\r
 169 static void prvConfigureEtherCAndEDMAC( void );\r
 170 \r
 171 /*\r
 172  * Something has gone wrong with the descriptor usage.  Reset all the buffers\r
 173  * and descriptors.\r
 174  */\r
 175 static void prvResetEverything( void );\r
 176 \r
 177 /*-----------------------------------------------------------*/\r
 178 \r
 179 /* Points to the Rx descriptor currently in use. */\r
 180 static ethfifo *pxCurrentRxDesc = NULL;\r
 181 \r
 182 /* The buffer used by the uIP stack to both receive and send.  This points to\r
 183 one of the Ethernet buffers when its actually in use. */\r
 184 unsigned char *uip_buf = NULL;\r
 185 \r
 186 /*-----------------------------------------------------------*/\r
 187 \r
 188 void vInitEmac( void )\r
 189 {\r
 190         /* Software reset. */\r
 191         prvResetMAC();\r
 192         \r
 193         /* Set the Rx and Tx descriptors into their initial state. */\r
 194         prvInitialiseDescriptors();\r
 195 \r
 196         /* Set the MAC address into the ETHERC */\r
 197         ETHERC.MAHR =   ( ( unsigned long ) configMAC_ADDR0 << 24UL ) | \r
 198                                         ( ( unsigned long ) configMAC_ADDR1 << 16UL ) | \r
 199                                         ( ( unsigned long ) configMAC_ADDR2 << 8UL ) | \r
 200                                         ( unsigned long ) configMAC_ADDR3;\r
 201                                         \r
 202         ETHERC.MALR.BIT.MA = ( ( unsigned long ) configMAC_ADDR4 << 8UL ) |\r
 203                                                  ( unsigned long ) configMAC_ADDR5;\r
 204 \r
 205         /* Perform rest of interface hardware configuration. */\r
 206         prvConfigureEtherCAndEDMAC();\r
 207         \r
 208         /* Nothing received yet, so uip_buf points nowhere. */\r
 209         uip_buf = NULL;\r
 210 \r
 211         /* Initialize the PHY */\r
 212         phy_init();\r
 213 }\r
 214 /*-----------------------------------------------------------*/\r
 215 \r
 216 void vEMACWrite( void )\r
 217 {\r
 218 long x;\r
 219 \r
 220         /* Wait until the second transmission of the last packet has completed. */\r
 221         for( x = 0; x < emacTX_WAIT_ATTEMPTS; x++ )\r
 222         {\r
 223                 if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 224                 {\r
 225                         /* Descriptor is still active. */\r
 226                         vTaskDelay( emacTX_WAIT_DELAY_ms );\r
 227                 }\r
 228                 else\r
 229                 {\r
 230                         break;\r
 231                 }\r
 232         }\r
 233         \r
 234         /* Is the descriptor free after waiting for it? */\r
 235         if( ( xTxDescriptors[ 1 ].status & ACT ) != 0 )\r
 236         {\r
 237                 /* Something has gone wrong. */\r
 238                 prvResetEverything();\r
 239         }\r
 240         \r
 241         /* Setup both descriptors to transmit the frame. */\r
 242         xTxDescriptors[ 0 ].buf_p = ( char * ) uip_buf;\r
 243         xTxDescriptors[ 0 ].bufsize = uip_len;  \r
 244         xTxDescriptors[ 1 ].buf_p = ( char * ) uip_buf;\r
 245         xTxDescriptors[ 1 ].bufsize = uip_len;\r
 246 \r
 247         /* uip_buf is being sent by the Tx descriptor.  Allocate a new buffer\r
 248         for use by the stack. */\r
 249         uip_buf = prvGetNextBuffer();\r
 250 \r
 251         /* Clear previous settings and go. */\r
 252         xTxDescriptors[0].status &= ~( FP1 | FP0 );\r
 253         xTxDescriptors[0].status |= ( FP1 | FP0 | ACT );\r
 254         xTxDescriptors[1].status &= ~( FP1 | FP0 );\r
 255         xTxDescriptors[1].status |= ( FP1 | FP0 | ACT );\r
 256 \r
 257         EDMAC.EDTRR.LONG = 0x00000001;\r
 258 }\r
 259 /*-----------------------------------------------------------*/\r
 260 \r
 261 unsigned long ulEMACRead( void )\r
 262 {\r
 263 unsigned long ulBytesReceived;\r
 264 \r
 265         ulBytesReceived = prvCheckRxFifoStatus();\r
 266 \r
 267         if( ulBytesReceived > 0 )\r
 268         {\r
 269                 /* Mark the pxDescriptor buffer as free as uip_buf is going to be set to\r
 270                 the buffer that contains the received data. */\r
 271                 prvReturnBuffer( uip_buf );\r
 272 \r
 273                 /* Point uip_buf to the data about ot be processed. */\r
 274                 uip_buf = ( void * ) pxCurrentRxDesc->buf_p;\r
 275                 \r
 276                 /* Allocate a new buffer to the descriptor, as uip_buf is now using it's\r
 277                 old descriptor. */\r
 278                 pxCurrentRxDesc->buf_p = prvGetNextBuffer();\r
 279 \r
 280                 /* Prepare the descriptor to go again. */\r
 281                 pxCurrentRxDesc->status &= ~( FP1 | FP0 );\r
 282                 pxCurrentRxDesc->status |= ACT;\r
 283 \r
 284                 /* Move onto the next buffer in the ring. */\r
 285                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 286                 \r
 287                 if( EDMAC.EDRRR.LONG == 0x00000000L )\r
 288                 {\r
 289                         /* Restart Ethernet if it has stopped */\r
 290                         EDMAC.EDRRR.LONG = 0x00000001L;\r
 291                 }\r
 292         }\r
 293 \r
 294         return ulBytesReceived;\r
 295 }\r
 296 /*-----------------------------------------------------------*/\r
 297 \r
 298 long lEMACWaitForLink( void )\r
 299 {\r
 300 long lReturn;\r
 301 \r
 302         /* Set the link status. */\r
 303         switch( phy_set_autonegotiate() )\r
 304         {\r
 305                 /* Half duplex link */\r
 306                 case PHY_LINK_100H:\r
 307                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 308                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 309                                                                 lReturn = pdPASS;\r
 310                                                                 break;\r
 311 \r
 312                 case PHY_LINK_10H:\r
 313                                                                 ETHERC.ECMR.BIT.DM = 0;\r
 314                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 315                                                                 lReturn = pdPASS;\r
 316                                                                 break;\r
 317 \r
 318 \r
 319                 /* Full duplex link */\r
 320                 case PHY_LINK_100F:\r
 321                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 322                                                                 ETHERC.ECMR.BIT.RTM = 1;\r
 323                                                                 lReturn = pdPASS;\r
 324                                                                 break;\r
 325                 \r
 326                 case PHY_LINK_10F:\r
 327                                                                 ETHERC.ECMR.BIT.DM = 1;\r
 328                                                                 ETHERC.ECMR.BIT.RTM = 0;\r
 329                                                                 lReturn = pdPASS;\r
 330                                                                 break;\r
 331 \r
 332                 default:\r
 333                                                                 lReturn = pdFAIL;\r
 334                                                                 break;\r
 335         }\r
 336 \r
 337         if( lReturn == pdPASS )\r
 338         {\r
 339                 /* Enable receive and transmit. */\r
 340                 ETHERC.ECMR.BIT.RE = 1;\r
 341                 ETHERC.ECMR.BIT.TE = 1;\r
 342 \r
 343                 /* Enable EDMAC receive */\r
 344                 EDMAC.EDRRR.LONG = 0x1;\r
 345         }\r
 346         \r
 347         return lReturn;\r
 348 }\r
 349 /*-----------------------------------------------------------*/\r
 350 \r
 351 static void prvInitialiseDescriptors( void )\r
 352 {\r
 353 ethfifo *pxDescriptor;\r
 354 long x;\r
 355 \r
 356         for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 357         {\r
 358                 /* Ensure none of the buffers are shown as in use at the start. */\r
 359                 ucBufferInUse[ x ] = pdFALSE;\r
 360         }\r
 361 \r
 362         /* Initialise the Rx descriptors. */\r
 363         for( x = 0; x < emacNUM_RX_DESCRIPTORS; x++ )\r
 364         {\r
 365                 pxDescriptor = &( xRxDescriptors[ x ] );\r
 366                 pxDescriptor->buf_p = &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 367 \r
 368                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 369                 pxDescriptor->size = 0;\r
 370                 pxDescriptor->status = ACT;\r
 371                 pxDescriptor->next = &xRxDescriptors[ x + 1 ];  \r
 372                 \r
 373                 /* Mark this buffer as in use. */\r
 374                 ucBufferInUse[ x ] = pdTRUE;\r
 375         }\r
 376 \r
 377         /* The last descriptor points back to the start. */\r
 378         pxDescriptor->status |= DL;\r
 379         pxDescriptor->next = &xRxDescriptors[ 0 ];\r
 380         \r
 381         /* Initialise the Tx descriptors. */\r
 382         for( x = 0; x < emacNUM_TX_BUFFERS; x++ )\r
 383         {\r
 384                 pxDescriptor = &( xTxDescriptors[ x ] );\r
 385                 \r
 386                 /* A buffer is not allocated to the Tx descriptor until a send is\r
 387                 actually required. */\r
 388                 pxDescriptor->buf_p = NULL;\r
 389 \r
 390                 pxDescriptor->bufsize = UIP_BUFSIZE;\r
 391                 pxDescriptor->size = 0;\r
 392                 pxDescriptor->status = 0;\r
 393                 pxDescriptor->next = &xTxDescriptors[ x + 1 ];  \r
 394         }\r
 395 \r
 396         /* The last descriptor points back to the start. */\r
 397         pxDescriptor->status |= DL;\r
 398         pxDescriptor->next = &( xTxDescriptors[ 0 ] );\r
 399         \r
 400         /* Use the first Rx descriptor to start with. */\r
 401         pxCurrentRxDesc = &( xRxDescriptors[ 0 ] );\r
 402 }\r
 403 /*-----------------------------------------------------------*/\r
 404 \r
 405 static unsigned char *prvGetNextBuffer( void )\r
 406 {\r
 407 long x;\r
 408 unsigned char *pucReturn = NULL;\r
 409 unsigned long ulAttempts = 0;\r
 410 \r
 411         while( pucReturn == NULL )\r
 412         {\r
 413                 /* Look through the buffers to find one that is not in use by\r
 414                 anything else. */\r
 415                 for( x = 0; x < emacNUM_BUFFERS; x++ )\r
 416                 {\r
 417                         if( ucBufferInUse[ x ] == pdFALSE )\r
 418                         {\r
 419                                 ucBufferInUse[ x ] = pdTRUE;\r
 420                                 pucReturn = ( unsigned char * ) &( xEthernetBuffers.cBuffer[ x ][ 0 ] );\r
 421                                 break;\r
 422                         }\r
 423                 }\r
 424 \r
 425                 /* Was a buffer found? */\r
 426                 if( pucReturn == NULL )\r
 427                 {\r
 428                         ulAttempts++;\r
 429 \r
 430                         if( ulAttempts >= emacBUFFER_WAIT_ATTEMPTS )\r
 431                         {\r
 432                                 break;\r
 433                         }\r
 434 \r
 435                         /* Wait then look again. */\r
 436                         vTaskDelay( emacBUFFER_WAIT_DELAY_ms );\r
 437                 }\r
 438         }\r
 439 \r
 440         return pucReturn;\r
 441 }\r
 442 /*-----------------------------------------------------------*/\r
 443 \r
 444 static void prvReturnBuffer( unsigned char *pucBuffer )\r
 445 {\r
 446 unsigned long ul;\r
 447 \r
 448         /* Return a buffer to the pool of free buffers. */\r
 449         for( ul = 0; ul < emacNUM_BUFFERS; ul++ )\r
 450         {\r
 451                 if( &( xEthernetBuffers.cBuffer[ ul ][ 0 ] ) == ( void * ) pucBuffer )\r
 452                 {\r
 453                         ucBufferInUse[ ul ] = pdFALSE;\r
 454                         break;\r
 455                 }\r
 456         }\r
 457 }\r
 458 /*-----------------------------------------------------------*/\r
 459 \r
 460 static void prvResetEverything( void )\r
 461 {\r
 462         /* Temporary code just to see if this gets called.  This function has not\r
 463         been implemented. */\r
 464         portDISABLE_INTERRUPTS();\r
 465         for( ;; );\r
 466 }\r
 467 /*-----------------------------------------------------------*/\r
 468 \r
 469 static unsigned long prvCheckRxFifoStatus( void )\r
 470 {\r
 471 unsigned long ulReturn = 0;\r
 472 \r
 473         if( ( pxCurrentRxDesc->status & ACT ) != 0 )\r
 474         {\r
 475                 /* Current descriptor is still active. */\r
 476         }\r
 477         else if( ( pxCurrentRxDesc->status & FE ) != 0 )\r
 478         {\r
 479                 /* Frame error.  Clear the error. */\r
 480                 pxCurrentRxDesc->status &= ~( FP1 | FP0 | FE );\r
 481                 pxCurrentRxDesc->status &= ~( RMAF | RRF | RTLF | RTSF | PRE | CERF );\r
 482                 pxCurrentRxDesc->status |= ACT;\r
 483                 pxCurrentRxDesc = pxCurrentRxDesc->next;\r
 484 \r
 485                 if( EDMAC.EDRRR.LONG == 0x00000000UL )\r
 486                 {\r
 487                         /* Restart Ethernet if it has stopped. */\r
 488                         EDMAC.EDRRR.LONG = 0x00000001UL;\r
 489                 }       \r
 490         }\r
 491         else\r
 492         {\r
 493                 /* The descriptor contains a frame.  Because of the size of the buffers\r
 494                 the frame should always be complete. */\r
 495                 if( ( pxCurrentRxDesc->status & FP0 ) == FP0 )\r
 496                 {\r
 497                         ulReturn = pxCurrentRxDesc->size;\r
 498                 }\r
 499                 else\r
 500                 {\r
 501                         /* Do not expect to get here. */\r
 502                         prvResetEverything();\r
 503                 }\r
 504         }\r
 505         \r
 506         return ulReturn;\r
 507 }\r
 508 /*-----------------------------------------------------------*/\r
 509 \r
 510 static void prvResetMAC( void )\r
 511 {\r
 512         /* Ensure the EtherC and EDMAC are enabled. */\r
 513         SYSTEM.MSTPCRB.BIT.MSTPB15 = 0;\r
 514         vTaskDelay( 100 / portTICK_PERIOD_MS );\r
 515         \r
 516         EDMAC.EDMR.BIT.SWR = 1; \r
 517         \r
 518         /* Crude wait for reset to complete. */\r
 519         vTaskDelay( 500 / portTICK_PERIOD_MS ); \r
 520 }\r
 521 /*-----------------------------------------------------------*/\r
 522 \r
 523 static void prvConfigureEtherCAndEDMAC( void )\r
 524 {\r
 525         /* Initialisation code taken from Renesas example project. */\r
 526         \r
 527         /* TODO:    Check   bit 5   */\r
 528         ETHERC.ECSR.LONG = 0x00000037;                          /* Clear all ETHERC statuS BFR, PSRTO, LCHNG, MPD, ICD */\r
 529 \r
 530         /* Set the EDMAC interrupt priority. */\r
 531         _IPR( _ETHER_EINT ) = configKERNEL_INTERRUPT_PRIORITY;\r
 532 \r
 533         /* TODO:    Check   bit 5   */\r
 534         /* Enable interrupts of interest only. */\r
 535         EDMAC.EESIPR.LONG = emacTX_END_INTERRUPT | emacRX_END_INTERRUPT;\r
 536         ETHERC.RFLR.LONG = 1518;                                        /* Ether payload is 1500+ CRC */\r
 537         ETHERC.IPGR.LONG = 0x00000014;                          /* Intergap is 96-bit time */\r
 538 \r
 539         /* EDMAC */\r
 540         EDMAC.EESR.LONG = 0x47FF0F9F;                           /* Clear all ETHERC and EDMAC status bits */\r
 541         #ifdef __LIT\r
 542                 EDMAC.EDMR.BIT.DE = 1;\r
 543         #endif\r
 544         EDMAC.RDLAR = ( void * ) pxCurrentRxDesc;       /* Initialaize Rx Descriptor List Address */\r
 545         EDMAC.TDLAR = &( xTxDescriptors[ 0 ] );         /* Initialaize Tx Descriptor List Address */\r
 546         EDMAC.TRSCER.LONG = 0x00000000;                         /* Copy-back status is RFE & TFE only   */\r
 547         EDMAC.TFTR.LONG = 0x00000000;                           /* Threshold of Tx_FIFO */\r
 548         EDMAC.FDR.LONG = 0x00000000;                            /* Transmit fifo & receive fifo is 256 bytes */\r
 549         EDMAC.RMCR.LONG = 0x00000003;                           /* Receive function is normal mode(continued) */\r
 550         ETHERC.ECMR.BIT.PRM = 0;                                        /* Ensure promiscuous mode is off. */\r
 551                 \r
 552         /* Enable the interrupt... */\r
 553         _IEN( _ETHER_EINT ) = 1;        \r
 554 }\r
 555 /*-----------------------------------------------------------*/\r
 556 \r
 557 #pragma interrupt ( vEMAC_ISR_Handler( vect = VECT_ETHER_EINT, enable ) )\r
 558 void vEMAC_ISR_Handler( void )\r
 559 {\r
 560 unsigned long ul = EDMAC.EESR.LONG;\r
 561 long lHigherPriorityTaskWoken = pdFALSE;\r
 562 extern QueueHandle_t xEMACEventQueue;\r
 563 const unsigned long ulRxEvent = uipETHERNET_RX_EVENT;\r
 564 \r
 565         /* Has a Tx end occurred? */\r
 566         if( ul & emacTX_END_INTERRUPT )\r
 567         {\r
 568                 /* Only return the buffer to the pool once both Txes have completed. */\r
 569                 prvReturnBuffer( ( void * ) xTxDescriptors[ 0 ].buf_p );\r
 570                 EDMAC.EESR.LONG = emacTX_END_INTERRUPT;\r
 571         }\r
 572 \r
 573         /* Has an Rx end occurred? */\r
 574         if( ul & emacRX_END_INTERRUPT )\r
 575         {\r
 576                 /* Make sure the Ethernet task is not blocked waiting for a packet. */\r
 577                 xQueueSendFromISR( xEMACEventQueue, &ulRxEvent, &lHigherPriorityTaskWoken );\r
 578                 portYIELD_FROM_ISR( lHigherPriorityTaskWoken );\r
 579                 EDMAC.EESR.LONG = emacRX_END_INTERRUPT;\r
 580         }\r
 581 }\r
 582 \r